高帧高清CMOS工业摄像机设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-12页 |
| ·课题的背景及研究意义 | 第9页 |
| ·课题的国内外研究动态 | 第9-10页 |
| ·本文主要工作及内容安排 | 第10-12页 |
| 2 系统总体设计 | 第12-19页 |
| ·摄像机结构 | 第12-13页 |
| ·系统性能指标分析 | 第13页 |
| ·系统器件选型 | 第13-18页 |
| ·传感器 | 第13-14页 |
| ·系统主控器 | 第14-15页 |
| ·存储芯片 | 第15-16页 |
| ·传输通道 | 第16-18页 |
| ·系统工作流程 | 第18-19页 |
| 3 系统硬件设计 | 第19-32页 |
| ·硬件总体设计 | 第19页 |
| ·传感器板设计 | 第19-21页 |
| ·CMV4000电路设计 | 第19-20页 |
| ·传感器板电源设计 | 第20-21页 |
| ·主控板设计 | 第21-27页 |
| ·主控板电源设计 | 第21-23页 |
| ·浪涌电流处理 | 第23-24页 |
| ·静电保护设计 | 第24-25页 |
| ·FX3时钟电路设计 | 第25-26页 |
| ·FX3配置电路设计 | 第26-27页 |
| ·存储阵列板设计 | 第27-28页 |
| ·存储位宽扩展 | 第27-28页 |
| ·信号完整性设计 | 第28页 |
| ·板间数据接口设计 | 第28-29页 |
| ·PCB设计注意事项 | 第29-32页 |
| ·DDR2阵列布线 | 第29-30页 |
| ·FX3芯片布线 | 第30-31页 |
| ·CMV4000布线 | 第31-32页 |
| 4 FPGA逻辑设计 | 第32-48页 |
| ·系统整体逻辑设计 | 第32-33页 |
| ·主控系统逻辑设计 | 第33-37页 |
| ·命令译码与SPI配置时序 | 第33-34页 |
| ·控制通道帧同步时序 | 第34页 |
| ·传感器驱动及帧计数时序 | 第34-36页 |
| ·主从通信与USB收发控制时序 | 第36-37页 |
| ·CMV4000逻辑设计 | 第37-39页 |
| ·输出通道与输出模式 | 第37页 |
| ·传感器配置与曝光模式选择 | 第37-39页 |
| ·OUTCTR通道字节对齐 | 第39页 |
| ·存储阵列逻辑设计 | 第39-45页 |
| ·存储阵列工作时序 | 第39-41页 |
| ·DDR2芯片关键概念 | 第41-43页 |
| ·DDR2阵列流水式读写设计 | 第43-44页 |
| ·DDR2突发读写时序 | 第44-45页 |
| ·自动刷新方式选择 | 第45页 |
| ·传输通道逻辑设计 | 第45-48页 |
| ·FX3芯片模式选择 | 第45-46页 |
| ·套接字与读写标志 | 第46-47页 |
| ·Slave FIFO时序 | 第47-48页 |
| 5 上位机程序设计 | 第48-53页 |
| ·上位机界面设计 | 第48-49页 |
| ·USB3.0数据读写 | 第49页 |
| ·多线程编程 | 第49-50页 |
| ·内存映射应用 | 第50-51页 |
| ·DrawLib函数分析 | 第51页 |
| ·位图结构分析 | 第51-53页 |
| 6 系统测试 | 第53-56页 |
| ·系统调试过程 | 第53-54页 |
| ·硬件调试过程 | 第53页 |
| ·软件调试过程 | 第53-54页 |
| ·系统测试结果 | 第54-56页 |
| 结论 | 第56-57页 |
| 参考文献 | 第57-59页 |
| 攻读硕士学位期间发表学术论文情况 | 第59-60页 |
| 致谢 | 第60-61页 |
