| 摘要 | 第1-12页 |
| ABSTRACT | 第12-14页 |
| 第一章 绪论 | 第14-26页 |
| ·引言 | 第14-15页 |
| ·数控插补原理概述 | 第15-16页 |
| ·数控插补技术研究现状及发展趋势 | 第16-18页 |
| ·传统数控插补技术的不足与对策 | 第16-17页 |
| ·PYTHAGOREAN HODOGRAPH曲线插补技术的特点及优势 | 第17-18页 |
| ·运动控制器ASIC的设计与实现概述 | 第18-21页 |
| ·基于FPGA的运动控制器ASIC的国内外研究现状 | 第21-22页 |
| ·本课题研究意义及主要内容 | 第22-26页 |
| ·课题研究意义 | 第22-23页 |
| ·课题的主要研究内容 | 第23-26页 |
| 第二章 基于NiosⅡ的SOPC系统原理及开发流程概述 | 第26-40页 |
| ·SOPC技术概述 | 第26-28页 |
| ·SOPC系统硬件开发 | 第28-33页 |
| ·FPGA的结构及工作原理 | 第28-30页 |
| ·ALTERA CYCLONE系列产品简介及器件选型 | 第30-31页 |
| ·基于FPGA的EDA设计开发流程 | 第31-32页 |
| ·硬件描述语言概述 | 第32-33页 |
| ·基于NIOSⅡ的SOPC系统组件 | 第33-36页 |
| ·NIOSⅡ软核嵌入式处理器 | 第33-35页 |
| ·AVALON总线 | 第35-36页 |
| ·外围设备 | 第36页 |
| ·基于NIOSⅡ的SOPC系统开发环境及流程 | 第36-38页 |
| ·本章小结 | 第38-40页 |
| 第三章 PH曲线运动控制器ASIC的设计与实现 | 第40-64页 |
| ·ASIC总体设计 | 第40-43页 |
| ·需求分析 | 第40页 |
| ·总体方案研究 | 第40-41页 |
| ·总体方案设计 | 第41-43页 |
| ·NiosⅡ处理器定制与生成 | 第43-46页 |
| ·精插补模块的构建与功能仿真 | 第46-54页 |
| ·精插补运算器算法原理 | 第46-47页 |
| ·步进脉冲环分器设计原理 | 第47-48页 |
| ·模块工作原理及端口连接电路原理 | 第48-50页 |
| ·模块的VHDL语言描述 | 第50-51页 |
| ·模块功能仿真 | 第51-54页 |
| ·其它模块构建与功能仿真 | 第54-61页 |
| ·手动控制模块 | 第54-56页 |
| ·FIFO存储器 | 第56-57页 |
| ·PLL模块与分频器 | 第57-58页 |
| ·数据写入FIFO控制模块 | 第58-60页 |
| ·复位信号延时模块 | 第60-61页 |
| ·系统综合 | 第61-63页 |
| ·NIOSⅡ处理器的I/O端口定义及连接 | 第61-62页 |
| ·片内模块的连接 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 第四章 ASIC软件设计 | 第64-74页 |
| ·PH曲线数控粗插补算法在NiosⅡ CPU上的实现 | 第64-67页 |
| ·PH曲线数控插补算法 | 第64-66页 |
| ·粗插补算法实现流程 | 第66-67页 |
| ·粗插补数据发送设计原理 | 第67-69页 |
| ·粗插补数据的转换 | 第67-68页 |
| ·粗插补数据的发送流程设计 | 第68-69页 |
| ·串行通信模块设计原理 | 第69-72页 |
| ·通信协议的定义 | 第69-70页 |
| ·上位机PC的串行通信程序设计原理 | 第70-71页 |
| ·NIOSⅡ处理器的串行通信程序设计原理 | 第71-72页 |
| ·本章小结 | 第72-74页 |
| 第五章 实验分析 | 第74-80页 |
| ·实验平台 | 第74-75页 |
| ·进给速度为定值V_0的插补实验数据分析 | 第75-78页 |
| ·插补平均耗时及控制精度分析(不含刀具补偿算法) | 第75-77页 |
| ·插补平均耗时及控制精度分析(含刀具补偿算法) | 第77-78页 |
| ·本章小结 | 第78-80页 |
| 第六章 总结与展望 | 第80-82页 |
| 参考文献 | 第82-86页 |
| 攻读硕士学位期间发表的学术论文 | 第86-88页 |
| 致谢 | 第88-89页 |
| 学位论文评阅及答辩情况表 | 第89页 |
