基于LVDS的髙速远程数据传输系统的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 1 绪论 | 第10-15页 |
| ·课题来源、背景及意义 | 第10-11页 |
| ·国内外研究现状 | 第11-14页 |
| ·论文主要内容和工作 | 第14-15页 |
| 2 LVDS 理论及电路设计关键技术 | 第15-36页 |
| ·高速接口技术概述 | 第15-18页 |
| ·差分信号技术 | 第15-16页 |
| ·低压差分信号(LVDS) | 第16-18页 |
| ·信号完整性理论 | 第18-28页 |
| ·信号完整性的含义 | 第18-20页 |
| ·传输线理论基础 | 第20-22页 |
| ·反射 | 第22-25页 |
| ·串扰 | 第25-28页 |
| ·LVDS 高速 PCB 设计 | 第28-35页 |
| ·高速电路阻抗匹配设计 | 第28-31页 |
| ·LVDS 电路板设计原则 | 第31-35页 |
| ·本章小结 | 第35-36页 |
| 3 系统方案设计 | 第36-43页 |
| ·总体方案设计 | 第36-37页 |
| ·数据预处理方案设计 | 第37-39页 |
| ·器件的选型 | 第39-42页 |
| ·LVDS 驱动/接收器的选择 | 第39-41页 |
| ·其它主要芯片的选取 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 4 系统电路及 FPGA 逻辑设计 | 第43-67页 |
| ·LVDS 接口模块 | 第43-50页 |
| ·LVDS 驱动器/接收器 | 第43-45页 |
| ·电缆驱动器/均衡器 | 第45-47页 |
| ·完整的 LVDS 收发电路 | 第47-49页 |
| ·同步信号传送电路 | 第49-50页 |
| ·时钟模块 | 第50-53页 |
| ·数据缓存模块 | 第53-57页 |
| ·FIFO 简介 | 第53-54页 |
| ·FIFO 深度的估算 | 第54-55页 |
| ·FIFO 模块的配置 | 第55-57页 |
| ·USB 控制模块 | 第57-59页 |
| ·读数指令发送 | 第57-58页 |
| ·FIFO 读数控制 | 第58-59页 |
| ·FPGA 通信逻辑设计 | 第59-66页 |
| ·LVDS 控制时序 | 第59-60页 |
| ·FPGA 逻辑设计 | 第60-62页 |
| ·程序及仿真 | 第62-66页 |
| ·本章小结 | 第66-67页 |
| 5 系统测试 | 第67-72页 |
| ·系统功能测试 | 第67-69页 |
| ·测试台测试结果 | 第69-71页 |
| ·本章小结 | 第71-72页 |
| 6 总结与展望 | 第72-74页 |
| ·全文总结 | 第72页 |
| ·工作展望 | 第72-74页 |
| 参考文献 | 第74-77页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第77-78页 |
| 致谢 | 第78页 |
