| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-18页 |
| ·课题背景 | 第10-11页 |
| ·软件无线电的概念 | 第11-12页 |
| ·软件无线电的国内外发展状况 | 第12-15页 |
| ·软件无线电的发展概况 | 第12-14页 |
| ·并行处理技术的发展概况 | 第14-15页 |
| ·软件无线电的关键技术 | 第15-17页 |
| ·课题研究主要内容 | 第17-18页 |
| 第2章 软件无线电的基本理论 | 第18-32页 |
| ·软件无线电的基本结构 | 第18-20页 |
| ·射频低通采样的软件无线电体系结构 | 第18-19页 |
| ·射频带通采样的软件无线电体系结构 | 第19-20页 |
| ·宽带中频带通采样的软件无线电体系结构 | 第20页 |
| ·软件无线电的硬件体系结构 | 第20-31页 |
| ·流水线式结构 | 第21-22页 |
| ·总线式结构 | 第22-25页 |
| ·基于PC和LAN的软件无线电结构 | 第25-26页 |
| ·交换式结构 | 第26-28页 |
| ·复合的交换网络结构 | 第28-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 并行处理系统的几个主要问题 | 第32-41页 |
| ·并行处理技术中主要研究内容 | 第32-35页 |
| ·并行处理系统的分类 | 第33-34页 |
| ·并行处理系统的构成 | 第34-35页 |
| ·并行算法 | 第35-40页 |
| ·并行算法的定义与分类 | 第36-37页 |
| ·并行算法的性能评价标准 | 第37-40页 |
| ·本章小结 | 第40-41页 |
| 第4章 小型嵌入式TCP/IP协议栈的设计与实现 | 第41-54页 |
| ·TCP/IP概述 | 第41-43页 |
| ·协议的选择 | 第43-50页 |
| ·链路层 | 第43-46页 |
| ·网络层 | 第46-49页 |
| ·传输层 | 第49-50页 |
| ·小型嵌入式TCP/IP协议栈在DSP中的实现 | 第50-53页 |
| ·地址解析协议 | 第51页 |
| ·网际协议 | 第51-52页 |
| ·Internet控制报文协议 | 第52-53页 |
| ·用户数据报协议 | 第53页 |
| ·本章小结 | 第53-54页 |
| 第5章 硬件电路及软件的设计与调试 | 第54-82页 |
| ·网络适配器的硬件电路方案 | 第54-55页 |
| ·DSP最小系统设计与调试网络适配器的硬件电路方案 | 第55-61页 |
| ·电源的设计 | 第55-56页 |
| ·时钟电路和复位电路的设计 | 第56-57页 |
| ·看门狗电路的设计 | 第57-58页 |
| ·JTAG仿真口的连接 | 第58-59页 |
| ·DSP最小系统的调试 | 第59-60页 |
| ·DSP与Flash的连接 | 第60-61页 |
| ·网络收发模块的设计 | 第61-69页 |
| ·RTL8019AS概述 | 第61-64页 |
| ·网络收发模块电路 | 第64页 |
| ·网络收发模块的软件设计 | 第64-69页 |
| ·双口RAM电路设计 | 第69-74页 |
| ·CY7C026的工作原理 | 第69-70页 |
| ·双口RAM的硬件电路连接图 | 第70-71页 |
| ·双口RAM的软件设计 | 第71-74页 |
| ·上位机与适配器的通信设计与实现 | 第74-81页 |
| ·上位机与适配器电路连接 | 第74-75页 |
| ·上位机与适配器电路调试方案与调试结果 | 第75-81页 |
| ·本章小结 | 第81-82页 |
| 结论 | 第82-83页 |
| 参考文献 | 第83-86页 |
| 攻读硕士学位期间所发表的论文和取得的科研成果 | 第86-87页 |
| 致谢 | 第87-88页 |
| 附录 | 第88页 |