基于ASIC实现雷达信号处理芯片的后端设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-11页 |
| ·研究背景 | 第8-9页 |
| ·课题来源与意义 | 第9页 |
| ·论文主要工作及组织结构 | 第9-11页 |
| 第二章 雷达芯片设计 | 第11-21页 |
| ·ASIC芯片设计 | 第11-16页 |
| ·全定制IC设计 | 第11页 |
| ·半定制IC设计 | 第11-12页 |
| ·基于标准单元的ASIC设计 | 第12-14页 |
| ·ASIC设计面临的挑战 | 第14-16页 |
| ·ASIC芯片后端设计流程 | 第16-17页 |
| ·雷达芯片后端设计 | 第17-21页 |
| ·雷达芯片的设计方法 | 第18页 |
| ·雷达芯片的后端设计 | 第18-21页 |
| 第三章 雷达芯片的布局规划 | 第21-49页 |
| ·宏单元布局 | 第21-22页 |
| ·I/O引脚布局 | 第22-23页 |
| ·电源网络分配设计 | 第23-35页 |
| ·电源网络设计的影响因素 | 第23-26页 |
| ·电源分配网络设计 | 第26-33页 |
| ·雷达芯片电源网络分配 | 第33-35页 |
| ·雷达芯片的布局规划 | 第35-39页 |
| ·雷达芯片的内部结构 | 第35-39页 |
| ·雷达芯片布局规划 | 第39页 |
| ·硅虚拟原型设计 | 第39-48页 |
| ·小结 | 第48-49页 |
| 第四章 层次化设计 | 第49-70页 |
| ·雷达芯片设计划分 | 第51-54页 |
| ·子模块的指定 | 第51-52页 |
| ·电源网络设计 | 第52页 |
| ·布局及优化 | 第52-53页 |
| ·时序预算及设计划分 | 第53-54页 |
| ·子模块设计 | 第54-63页 |
| ·子模块设计输入 | 第54-55页 |
| ·子模块布局及优化 | 第55-56页 |
| ·子模块时钟树综合 | 第56-61页 |
| ·子模块详细布线及优化 | 第61-62页 |
| ·子模块版图文件生成 | 第62-63页 |
| ·顶层设计 | 第63-67页 |
| ·顶层设计输入 | 第63-65页 |
| ·顶层时钟树综合 | 第65-66页 |
| ·设计文件输出 | 第66-67页 |
| ·设计合并及签付 | 第67-70页 |
| 第五章 版图验证 | 第70-75页 |
| ·设计规则检查 | 第70-71页 |
| ·版图与电路图对比 | 第71-75页 |
| 第六章 总结 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 攻硕期间取得的研究成果 | 第79页 |
