“银河飞腾”DSP仿真/测试部件设计与验证
| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-15页 |
| ·课题研究背景 | 第13-14页 |
| ·课题研究内容与研究目标 | 第14页 |
| ·本文的组织结构 | 第14-15页 |
| 第二章 DSP体系结构与JTAG边界扫描原理 | 第15-28页 |
| ·YHFT-DSP体系结构 | 第15-22页 |
| ·中央处理器(CPU)结构 | 第15-16页 |
| ·CPU数据通路 | 第16-17页 |
| ·YHFT-DSP指令结构概述 | 第17-18页 |
| ·YHFT-DSP流水线概述 | 第18-19页 |
| ·YHFT-DSP片内存储 | 第19-21页 |
| ·YHFT-DSP存储通路 | 第21-22页 |
| ·JTAG边界扫描原理 | 第22-28页 |
| ·JTAG边界扫描接口结构 | 第22-23页 |
| ·JTAG引脚和寄存器 | 第23-25页 |
| ·JTAG边界扫描单元结构 | 第25-26页 |
| ·JTAG指令 | 第26-27页 |
| ·TAP控制器 | 第27-28页 |
| 第三章 DSP仿真/测试部件的设计 | 第28-69页 |
| ·DSP仿真/测试部件概述 | 第28-29页 |
| ·仿真/测试访问端口的设计 | 第29-52页 |
| ·JTAP的设计 | 第32-35页 |
| ·JIR的设计 | 第35-38页 |
| ·STARTC的设计 | 第38-40页 |
| ·IDEC的设计 | 第40-41页 |
| ·EMUX的设计 | 第41-42页 |
| ·ECR的设计 | 第42-45页 |
| ·CSM设计 | 第45-48页 |
| ·MCG设计 | 第48-50页 |
| ·EMUC设计 | 第50-51页 |
| ·EVTAC设计 | 第51-52页 |
| ·控制域访问端口设计 | 第52页 |
| ·控制域设计 | 第52-57页 |
| ·软件断点 | 第52-56页 |
| ·流水线的仿真控制 | 第56-57页 |
| ·存储域设计 | 第57-62页 |
| ·RSAC设计 | 第58-61页 |
| ·RWBuf设计 | 第61页 |
| ·REQI设计 | 第61-62页 |
| ·分析域设计 | 第62-65页 |
| ·CPAC设计 | 第62-64页 |
| ·HBPC设计 | 第64-65页 |
| ·边界扫描寄存器 | 第65-68页 |
| ·BSR设计规范 | 第65页 |
| ·BSR操作规范 | 第65-66页 |
| ·BSR采用的边界扫描寄存器单元 | 第66-68页 |
| ·本章小结 | 第68-69页 |
| 第四章 DSP仿真/测试部件的验证 | 第69-81页 |
| ·什么是验证 | 第69-72页 |
| ·测试平台 | 第69页 |
| ·验证对象 | 第69-70页 |
| ·功能验证的方法 | 第70-71页 |
| ·验证与测试 | 第71-72页 |
| ·ET部件各个模块的功能验证 | 第72-74页 |
| ·激励码的编写 | 第72-73页 |
| ·观察输出波形 | 第73-74页 |
| ·ET部件的系统验证 | 第74-80页 |
| ·激励的获取 | 第74页 |
| ·观察输出波形 | 第74-80页 |
| ·本章小结 | 第80-81页 |
| 第五章 结束语 | 第81-83页 |
| ·工作总结 | 第81-82页 |
| ·工作展望 | 第82-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-86页 |
| 作者在学期间取得的学术成果 | 第86页 |
