基于FPGA的隐写分析研究
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第1章 绪论 | 第9-14页 |
| ·研究背景与意义 | 第9-10页 |
| ·隐写分析的研究现状 | 第10-12页 |
| ·论文的主要内容与结构 | 第12-14页 |
| 第2章 数字图像隐写分析背景知识及相关理论 | 第14-26页 |
| ·概述 | 第14页 |
| ·信息隐藏系统模型及分类 | 第14-15页 |
| ·隐写系统一般性模型 | 第14-15页 |
| ·隐写术分类 | 第15页 |
| ·隐写术的基本框架 | 第15页 |
| ·隐写算法介绍 | 第15-21页 |
| ·EzStego 算法 | 第16-17页 |
| ·F5 隐写 | 第17-21页 |
| ·隐写分析模型及分类 | 第21-22页 |
| ·隐写分析一般性模型 | 第21-22页 |
| ·隐写分析算法分类 | 第22页 |
| ·常用的检测算法 | 第22-25页 |
| ·χ~2 检测方法 | 第22-23页 |
| ·RS 隐写分析 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第3章 隐写分析算法研究 | 第26-36页 |
| ·概述 | 第26页 |
| ·隐写算法安全性分析 | 第26-27页 |
| ·对EZSTEGO 嵌入的检测 | 第27-30页 |
| ·光滑度检测算法 | 第27-29页 |
| ·实验结果及分析 | 第29-30页 |
| ·针对带密钥隐写的一般分析方法 | 第30-35页 |
| ·随机序列 | 第30-34页 |
| ·密码学中的分析方法 | 第34页 |
| ·隐写系统中的一般分析方法 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第4章 F5 算法隐写分析研究 | 第36-48页 |
| ·概述 | 第36页 |
| ·F5 隐写原理及其分析 | 第36-37页 |
| ·针对F5 的检测 | 第37-40页 |
| ·消息长度估计 | 第37-38页 |
| ·估计算法 | 第38-40页 |
| ·F5 密钥攻击 | 第40-43页 |
| ·统计量设计 | 第41-42页 |
| ·统计量分析 | 第42-43页 |
| ·实验仿真及其分析 | 第43-46页 |
| ·消息长度估计实验 | 第43-44页 |
| ·密钥攻击实验 | 第44-46页 |
| ·χ~2 密钥分析算法复杂度分析 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第5章 硬件实现研究 | 第48-70页 |
| ·硬件实现方案及FPGA 简介 | 第48-51页 |
| ·软件攻击的局限性 | 第48-49页 |
| ·硬件方案模型 | 第49-50页 |
| ·VIRTEX-Ⅱ Pro 开发板简介 | 第50-51页 |
| ·基于FPGA 的处理器设计 | 第51-52页 |
| ·整体程序流程 | 第51-52页 |
| ·整体架构模块 | 第52页 |
| ·存储器模块 | 第52-53页 |
| ·中心控制器模块 | 第53-54页 |
| ·地址选择器模块 | 第54页 |
| ·计算器模块 | 第54-62页 |
| ·无密钥统计器模块 | 第56-57页 |
| ·密钥统计器模块 | 第57-59页 |
| ·运算器模块 | 第59-62页 |
| ·仿真分析 | 第62-67页 |
| ·硬件实现 | 第67-68页 |
| ·算法比较 | 第68页 |
| ·本章小结 | 第68-70页 |
| 第6章 结束语 | 第70-72页 |
| ·结论 | 第70页 |
| ·展望 | 第70-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |
| 攻读硕士学位期间完成的学术论文 | 第76-77页 |
| 附录A: VIRTEX-ⅡPRO 开发板 | 第77-78页 |
| 附录B: 内部子模块连接图 | 第78-80页 |
| 附录C: 各模块内部逻辑电路 | 第80-83页 |
| 附录D: VHDL 源程序 | 第83-84页 |
