基于FPGA的高精度地震勘探数据采集系统
摘要 | 第1-5页 |
ABSTRACT | 第5-8页 |
第1章 引言 | 第8-14页 |
·课题的研究意义 | 第8页 |
·地震数据采集技术的演进及国内外发展概况 | 第8-10页 |
·地震数据采集技术的演进 | 第8-9页 |
·国内外发展概况 | 第9-10页 |
·课题的研究思路 | 第10-11页 |
·课题的主要研究内容 | 第11-12页 |
·系统总体说明 | 第12-14页 |
·系统总体结构 | 第12页 |
·系统技术指标 | 第12页 |
·系统的特点 | 第12-14页 |
第2章 高精度数据采集 | 第14-29页 |
·数据采集的基本概念 | 第14-15页 |
·A/D转换原理 | 第15-17页 |
·采样定理 | 第16页 |
·量化和编码 | 第16-17页 |
·ADC器件结构及原理 | 第17-19页 |
·ADC的主要技术参数 | 第17-18页 |
·△∑型ADC原理及结构 | 第18-19页 |
·提高数据采集精度的方法研究 | 第19-24页 |
·ADC量化噪声对量化级数的影响 | 第19-21页 |
·过采样对ADC量化噪声的影响 | 第21页 |
·误差与非线性及漂移的影响 | 第21-22页 |
·噪声对分辨率影响与计算 | 第22-24页 |
·提高地震勘探数据分辨率的措施 | 第24-29页 |
·高阶△∑调制器信噪比的改善 | 第24-25页 |
·高频信息补偿措施 | 第25-29页 |
第3章 硬件技术 | 第29-41页 |
·ADC芯片CS5532结构及控制 | 第29-33页 |
·ADC芯片CS5532介绍 | 第29-30页 |
·CS5532的引脚描述 | 第30-31页 |
·CS5532寄存器及操作 | 第31-32页 |
·接口时序控制 | 第32页 |
·ADC的初始化及工作流程 | 第32-33页 |
·现场可编程门阵列(FPGA)技术与芯片简介 | 第33-36页 |
·FPGA概述 | 第34-35页 |
·Cyclone系列FPGA介绍 | 第35-36页 |
·串口通信 | 第36-39页 |
·RS-232通信 | 第36-37页 |
·串行通信的信号定义与编码 | 第37-39页 |
·FPGA与ADC接口设计 | 第39-41页 |
第4章 软件设计 | 第41-50页 |
·VHDL设计方法概述 | 第41-44页 |
·硬件描述语言(HDL) | 第41页 |
·VHDL语言的发展 | 第41-42页 |
·VHDL设计流程 | 第42-44页 |
·FPGA设计工具QUARTUSⅡ6.0简介 | 第44-45页 |
·FPGA的软件设计 | 第45-50页 |
·FIFO模块设计 | 第45-47页 |
·ROM的模块设计 | 第47-48页 |
·ROM_READ模块设计 | 第48-50页 |
第5章 软件调试及仿真结果 | 第50-52页 |
·FIFO模块的调试及结果 | 第50页 |
·ROM模块的调试及结果 | 第50-51页 |
·FPGA顶层设计的调试及结果 | 第51-52页 |
结论 | 第52-53页 |
致谢 | 第53-54页 |
参考文献 | 第54-56页 |
发表论文情况 | 第56-57页 |
附录一 | 第57-59页 |