高级加密标准的简洁紧凑型硬件实现
| 摘要 | 第1-3页 |
| Abstract | 第3-6页 |
| 第1章 绪论 | 第6-16页 |
| ·信息安全 | 第7-11页 |
| ·对称密钥加密系统 | 第7-9页 |
| ·公钥加密系统 | 第9-11页 |
| ·软件实现Vs硬件实现 | 第11-12页 |
| ·硬件设计和实现方法理论 | 第12-14页 |
| ·研究动机和目标 | 第14-16页 |
| 第2章 AES加密算法硬件实现 | 第16-30页 |
| ·高级加密标准(AES) | 第16-18页 |
| ·AES硬件实现方案 | 第18-26页 |
| ·高速AES硬件实现方案 | 第18-24页 |
| ·紧凑型AES硬件实现方案 | 第24-26页 |
| ·AES算法硬件设计权衡 | 第26-29页 |
| ·结构权衡 | 第26-27页 |
| ·轮处理功能的权衡 | 第27-28页 |
| ·数据通道的权衡 | 第28-29页 |
| ·设备技术的权衡 | 第29页 |
| ·结论 | 第29-30页 |
| 第3章 紧凑型AES S-box的实现 | 第30-42页 |
| ·S-box硬件实现 | 第30-35页 |
| ·构建S_box | 第30-31页 |
| ·查询表 | 第31页 |
| ·复合域代数 | 第31-35页 |
| ·AES S-box的线性冗余 | 第35页 |
| ·全新AES S-box实现方案 | 第35-37页 |
| ·D矩阵模块 | 第36-37页 |
| ·b0_logic木块 | 第37页 |
| ·各种实现方案性能的分析和比较 | 第37-40页 |
| ·面积复杂度 | 第38页 |
| ·时间延迟 | 第38-39页 |
| ·功率消耗 | 第39-40页 |
| ·总结 | 第40-42页 |
| 第4章 紧凑简洁型加密-解密体系 | 第42-58页 |
| ·不带密钥扩展的加密系统 | 第42-47页 |
| ·四S-box加密系统 | 第42-43页 |
| ·单个s-box的加密系统 | 第43-44页 |
| ·系统性能分析和比较 | 第44-47页 |
| ·密钥扩展模块 | 第47-50页 |
| ·带有密钥扩展的加密解密结构 | 第50-54页 |
| ·操作顺序的交换 | 第50-51页 |
| ·加密和解密数据路径的复用 | 第51-53页 |
| ·数据路径和密钥扩展模块复用 | 第53-54页 |
| ·系统控制器 | 第54-56页 |
| ·系统性能分析 | 第56-57页 |
| ·结束 | 第57-58页 |
| 第5章 总结和与展望 | 第58-60页 |
| ·研究总结 | 第58-59页 |
| ·未来方向的展望 | 第59-60页 |
| 参考文献 | 第60-65页 |
| 作者在攻读硕士期间发表的论文 | 第65-66页 |
| 致谢 | 第66-67页 |
| 附录A | 第67-73页 |
| 附录B | 第73-76页 |
