基于微处理器IP核的ASIC设计技术研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 引言 | 第7-11页 |
| ·嵌入式系统 | 第7-8页 |
| ·ARM 嵌入式微处理器 | 第8-9页 |
| ·RISC 体系结构 | 第8页 |
| ·ARM 微处理器的寄存器结构 | 第8-9页 |
| ·ARM 微处理器的指令结构 | 第9页 |
| ·关于本次课题 | 第9-11页 |
| 第二章 知识产权模块IP 的设计 | 第11-24页 |
| ·SoC | 第11页 |
| ·IP 设计过程 | 第11-23页 |
| ·优秀IP 核特点 | 第11-12页 |
| ·IP 设计方法 | 第12-13页 |
| ·IP 设计流程 | 第13-23页 |
| ·标准单元库的组成 | 第23-24页 |
| 第三章 AMBA 总线协议 | 第24-36页 |
| ·SoC 总线的分析 | 第24-25页 |
| ·AMBA 总线 | 第25-36页 |
| ·AHB 总线协议 | 第26-29页 |
| ·APB 总线协议 | 第29-33页 |
| ·ASB 总线协议 | 第33-36页 |
| 第四章 内存控制器IP | 第36-62页 |
| ·设计要求 | 第36页 |
| ·实际操作 | 第36-44页 |
| ·存储器读写操作 | 第36-41页 |
| ·动态总线 | 第41-42页 |
| ·突发周期 | 第42-43页 |
| ·上电配置 | 第43-44页 |
| ·存储器总线仲裁 | 第44页 |
| ·具体设计 | 第44-55页 |
| ·AMBA 接口 | 第46页 |
| ·上电配置 | 第46页 |
| ·刷新控制器 | 第46-47页 |
| ·已开库和行跟踪 | 第47页 |
| ·地址多路器和计数器 | 第47-48页 |
| ·数据锁存、包装和奇偶校验 | 第48-49页 |
| ·内存时序控制器 | 第49-50页 |
| ·存储器接口 | 第50页 |
| ·时钟 | 第50-51页 |
| ·配置和状态寄存器 | 第51-55页 |
| ·设计要点 | 第55-60页 |
| ·RTL 代码部分 | 第55-58页 |
| ·综合部分 | 第58-60页 |
| ·仿真和逻辑综合结果 | 第60-62页 |
| 第五章 中断控制器IP | 第62-73页 |
| ·设计要求 | 第62页 |
| ·实际操作 | 第62-64页 |
| ·矢量中断处理顺序 | 第62-63页 |
| ·非矢量中断处理顺序 | 第63页 |
| ·快速中断处理顺序 | 第63-64页 |
| ·具体设计 | 第64-68页 |
| ·AHB 接口模块 | 第64页 |
| ·中断请求逻辑 | 第64-65页 |
| ·非矢量FIQ 中断逻辑 | 第65页 |
| ·矢量IRQ 中断逻辑 | 第65-66页 |
| ·中断优先级逻辑 | 第66页 |
| ·中断优先级屏蔽 | 第66-67页 |
| ·矢量中断 | 第67页 |
| ·软件中断 | 第67页 |
| ·中断服务程序地址 | 第67-68页 |
| ·设计要点 | 第68-71页 |
| ·仿真和逻辑综合结果 | 第71-73页 |
| 第六章 总结 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 致谢 | 第76-77页 |
| 附录I Design Compiler 配置文件 | 第77-79页 |
| 附录II 静态时序分析脚本 | 第79-80页 |
| 附录III 逻辑综合门级网表 | 第80-91页 |
