多速率调制解调器设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 1 引言 | 第7-9页 |
| ·课题背景及意义 | 第7页 |
| ·课题研究的主要内容 | 第7-8页 |
| ·论文组织结构 | 第8-9页 |
| 2 π／4-DQPSK调制解调器系统设计 | 第9-21页 |
| ·数字通信基本模型 | 第9页 |
| ·π／4-DQPSK调制解调 | 第9-15页 |
| ·调制方式选择 | 第9-10页 |
| ·π／4-DQPSK调制解调器基本模型 | 第10-11页 |
| ·π／4-DQPSK信号描述 | 第11-13页 |
| ·π／4-DQPSK数字调制解调 | 第13-15页 |
| ·π／4-DQPSK映射 | 第13-14页 |
| ·π／4-DQPSK差分检测 | 第14-15页 |
| ·无码间干扰的带限信号设计 | 第15-20页 |
| ·带限信道的信号设计理论 | 第15-17页 |
| ·脉冲成形和匹配滤波器设计 | 第17-20页 |
| ·小结 | 第20-21页 |
| 3 多速率信号处理设计与实现 | 第21-48页 |
| ·多速率信号处理理论 | 第21-28页 |
| ·整数倍抽取 | 第21-24页 |
| ·整数倍内插 | 第24-26页 |
| ·取样率变换的多级实现 | 第26-27页 |
| ·半带滤波器设计 | 第27-28页 |
| ·内插滤波器设计 | 第28-35页 |
| ·抽取滤波器设计 | 第35-40页 |
| ·FIR滤波器的FPGA实现 | 第40-47页 |
| ·FIR滤波器结构 | 第40-41页 |
| ·FIR滤波器的代码自动生成 | 第41-47页 |
| ·小结 | 第47-48页 |
| 4 载波同步算法设计与实现 | 第48-56页 |
| ·载波同步算法 | 第48-53页 |
| ·载波同步算法的硬件实现 | 第53-55页 |
| ·小结 | 第55-56页 |
| 5 符号定时恢复算法与FPGA实现 | 第56-62页 |
| ·n/4-DQPSK定时算法 | 第56-59页 |
| ·定时环路模型 | 第56-57页 |
| ·内插器结构 | 第57-59页 |
| ·定时算法的FPGA实现 | 第59-61页 |
| ·小结 | 第61-62页 |
| 6 调制解调器仿真验证与性能测试 | 第62-64页 |
| ·调制解调器仿真验证 | 第62-63页 |
| ·调制解调器性能测试 | 第63-64页 |
| 结论 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-67页 |
