X微处理器FPU的设计与实现
| 图目录 | 第1-7页 |
| 表目录 | 第7-8页 |
| 摘要 | 第8-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第10-16页 |
| ·课题的研究背景 | 第10页 |
| ·FPU的研究与发展 | 第10-15页 |
| ·FPU的背景与研究现状 | 第10-13页 |
| ·除法的背景与研究现状 | 第13-15页 |
| ·课题研究的主要内容 | 第15页 |
| ·论文的结构 | 第15页 |
| ·本文的研究成果 | 第15-16页 |
| 第二章 X微处理器FPU的设计 | 第16-34页 |
| ·X微处理器简介 | 第16-20页 |
| ·X微处理器功能部件组成 | 第16-17页 |
| ·流水线结构和功能 | 第17-20页 |
| ·X微处理器FPU的结构设计 | 第20-22页 |
| ·FPU功能部件组成 | 第20-21页 |
| ·简化的数据通路 | 第21-22页 |
| ·FPU寄存器堆栈及控制部件的设计 | 第22-25页 |
| ·FPU数据寄存器堆栈 | 第22页 |
| ·FPU控制寄存器 | 第22-23页 |
| ·FPU状态寄存器 | 第23-24页 |
| ·FPU特征字寄存器 | 第24-25页 |
| ·FPU指数部件的设计 | 第25-26页 |
| ·FPU尾数部件的设计 | 第26-33页 |
| ·双通路尾数加法器 | 第27-28页 |
| ·尾数乘法部件 | 第28-30页 |
| ·舍入部件 | 第30-33页 |
| ·小结 | 第33-34页 |
| 第三章 浮点除法部件的设计与实现 | 第34-55页 |
| ·除法的基本原理 | 第34-39页 |
| ·SRT除法原理 | 第34-35页 |
| ·High-radix除法原理 | 第35-36页 |
| ·经典的Radix4除法算法 | 第36-38页 |
| ·本文所采用的设计方案 | 第38-39页 |
| ·尾数除法器的流水实现 | 第39-40页 |
| ·模块的设计实现 | 第40-46页 |
| ·商选择 | 第40-42页 |
| ·余数生成 | 第42-44页 |
| ·商生成 | 第44-45页 |
| ·商修正 | 第45页 |
| ·精度选择 | 第45-46页 |
| ·平方根共享除法器设计 | 第46-54页 |
| ·整数平方根算法 | 第46-50页 |
| ·浮点平方根算法 | 第50-52页 |
| ·共享除法部件的浮点平方根运算实现 | 第52-54页 |
| ·小结 | 第54-55页 |
| 第四章 浮点除法部件的模拟验证 | 第55-62页 |
| ·模拟验证的方法 | 第55-56页 |
| ·浮点除法部件的模拟验证 | 第56-57页 |
| ·VerilogHDL描述(tes_bench) | 第56页 |
| ·参考机对照 | 第56-57页 |
| ·浮点除法部件模拟验证的内容 | 第57-61页 |
| ·模块级验证 | 第57-58页 |
| ·系统级验证 | 第58-61页 |
| ·小结 | 第61-62页 |
| 第五章 FPU浮点除法器的优化设计方案 | 第62-68页 |
| ·设计思想 | 第62-63页 |
| ·逻辑设计方案 | 第63-67页 |
| ·基本电路结构 | 第63-66页 |
| ·性能评估 | 第66-67页 |
| ·小节 | 第67-68页 |
| 第六章 结束语 | 第68-69页 |
| 致谢 | 第69-70页 |
| 攻读硕士期间发表的论文 | 第70-71页 |
| FPU指令集简介 | 第71-73页 |
| FPU数据通路 | 第73-74页 |
| 参考文献 | 第74-76页 |
