| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-15页 |
| ·研究背景 | 第11-12页 |
| ·处理器总线技术的发展现状 | 第12-13页 |
| ·课题目标 | 第13-14页 |
| ·论文结构 | 第14页 |
| ·研究成果 | 第14-15页 |
| 第二章 处理器总线技术研究 | 第15-27页 |
| ·总线技术的发展过程 | 第15-19页 |
| ·总线关键技术研究 | 第19-24页 |
| ·分布式仲裁 | 第19-21页 |
| ·事务流水线 | 第21-22页 |
| ·公共时钟锁存协议 | 第22-23页 |
| ·源同步数据传输 | 第23-24页 |
| ·总线性能分析模型 | 第24-27页 |
| 第三章 X处理器总线协议 | 第27-43页 |
| ·X处理器事务流水线 | 第27-31页 |
| ·事务阶段划分 | 第27-28页 |
| ·事务流水 | 第28-29页 |
| ·事务运行状态跟踪 | 第29-30页 |
| ·事务类型 | 第30-31页 |
| ·总线信号的传输与采样 | 第31页 |
| ·数据传输 | 第31-33页 |
| ·128字节数据传输 | 第32页 |
| ·16字节数据传输 | 第32-33页 |
| ·0-8字节数据传输 | 第33页 |
| ·总线接口信号 | 第33-43页 |
| ·控制信号 | 第34页 |
| ·仲裁信号 | 第34页 |
| ·请求信号 | 第34-38页 |
| ·监听信号 | 第38-39页 |
| ·响应信号 | 第39-40页 |
| ·数据信号 | 第40-41页 |
| ·延期阶段信号 | 第41页 |
| ·出错指示与中断信号 | 第41-43页 |
| 第四章 X处理器系统总线部件的实现 | 第43-64页 |
| ·设计方案描述 | 第43-44页 |
| ·总线部件接口缓冲区 | 第44-45页 |
| ·乱序缓冲区OOB | 第44页 |
| ·再试队列RetryQ | 第44页 |
| ·按序队列IOQ | 第44-45页 |
| ·监听队列SnoopQuee和响应队列ResponseQuee | 第45页 |
| ·返回事务队列RetTransQuee和返回数据队列RetDataQuee | 第45页 |
| ·仲裁与事务发送单元 | 第45-50页 |
| ·事务接收单元 | 第50-51页 |
| ·IOQ队列管理单元 | 第51-52页 |
| ·监听逻辑单元 | 第52-56页 |
| ·响应逻辑单元 | 第56-57页 |
| ·乱序缓冲区管理单元 | 第57-58页 |
| ·数据接收单元 | 第58-59页 |
| ·数据发送单元 | 第59-61页 |
| ·数据传输方案改进 | 第61-64页 |
| 第五章 X处理器总线接口部件的功能验证、综合与性能分析 | 第64-69页 |
| ·功能验证 | 第64-66页 |
| ·基本单元模拟 | 第64-65页 |
| ·组合事务模拟 | 第65页 |
| ·实用程序模拟 | 第65-66页 |
| ·综合结果 | 第66页 |
| ·性能测试 | 第66-69页 |
| 第六章 结束语 | 第69-70页 |
| 致谢 | 第70-71页 |
| 附录A: 攻读硕士期间发表的论文 | 第71-72页 |
| 附录B: 攻读硕士期间参加的科研项目 | 第72-73页 |
| 参考文献 | 第73-74页 |
