| 第一章 绪论 | 第1-12页 |
| 第二章 基础知识介绍 | 第12-27页 |
| 2．1 VME总线协议 | 第12-20页 |
| 2．1．1 VME总线的组成 | 第12-19页 |
| 2．1．2 VME总线的传送周期类型 | 第19-20页 |
| 2．1．3 VME总线的电气与机械规范 | 第20页 |
| 2．2 接口芯片VIC068A／VAC068A和处理器芯片TMS320C6202 | 第20-27页 |
| 2．2．1 接口控制芯片VIC068A／VAC068A | 第20-24页 |
| 2．2．2 数字信号处理器芯片TMS320C6202 | 第24-27页 |
| 第三章 外围地址数据线的扩展和芯片的复位与初始化 | 第27-35页 |
| 3．1 实现32位数据与地址的传输 | 第27-28页 |
| 3．2 芯片的复位类型与复位电路的实现 | 第28-33页 |
| 3．2．1 全局复位（global reset） | 第29页 |
| 3．2．2 内部复位（internal reset）与系统复位（system reset） | 第29页 |
| 3．2．3 复位电路 | 第29-33页 |
| 3．3 芯片的初始化过程 | 第33-35页 |
| 3．3．1 复位终止 | 第33-34页 |
| 3．3．2 初始化的过程 | 第34-35页 |
| 第四章 存储器的映射译码与单周期数据主从传输 | 第35-50页 |
| 4．1 配置本地存储器映射 | 第35-37页 |
| 4．1．1 SRAM空间的分配 | 第35页 |
| 4．1．2 EPROM空间的分配 | 第35页 |
| 4．1．3 对VME总线的访问及其主控传输上接口的硬件实现 | 第35-37页 |
| 4．2 配置VME总线的地址映射 | 第37-40页 |
| 4．2．1 SLSEL0*访问 | 第37页 |
| 4．2．2 SESEL1*访问 | 第37-38页 |
| 4．2．3 VMEA24主操作周期 | 第38-39页 |
| 4．2．4 本地存储器的访问及其从传输上接口的硬件实现 | 第39-40页 |
| 4．3 数据单周期主从传输下接口的实现 | 第40-50页 |
| 4．3．1 VME总线主操作 | 第40-44页 |
| 4．3．2 VME总线的从操作 | 第44-50页 |
| 第五章 VIC068A／VAC068A中断控制的实现 | 第50-57页 |
| 5．1 VME总线中断器 | 第50-53页 |
| 5．1．1 VME总线中断的处理过程 | 第50-51页 |
| 5．1．2 本地中断的处理过程 | 第51-52页 |
| 5．1．3 中断优先级顺序 | 第52页 |
| 5．1．4 中断控制寄存器 | 第52-53页 |
| 5．2 对多种中断的支持 | 第53-57页 |
| 5．2．1 中断状态寄存器 | 第53页 |
| 5．2．2 PIO中断 | 第53-57页 |
| 第六章 寄存器访问与系统裁决功能的实现 | 第57-60页 |
| 6．1 寄存器的访问 | 第57-58页 |
| 6．2 VIC068A／VAC068A系统控制操作的设计实现 | 第58-60页 |
| 6．2．1 VME总线仲裁 | 第58页 |
| 6．2．2 VME总线仲裁超时定时器 | 第58-59页 |
| 6．2．3 VME总线传输超时定时器 | 第59页 |
| 6．2．4 BGi*菊花链驱动器与IACK*菊花链驱动器 | 第59-60页 |
| 第七章 数据块传输的实现 | 第60-67页 |
| 7．1 VIC068A主控块传输 | 第60-62页 |
| 7．1．1 块传输配置 | 第61-62页 |
| 7．1．2 在主控块传输过程中的缓冲控制信号 | 第62页 |
| 7．2 VME总线发生主控块传输的过程 | 第62-63页 |
| 7．3 VIC068A从块传输 | 第63-67页 |
| 7．3．1 在从块传送中的缓冲控制信号 | 第63-67页 |
| 结束语 | 第67-68页 |
| 致谢 | 第68-69页 |
| 在学期间发表的论文 | 第69-70页 |
| 参考文献 | 第70页 |
