用于时钟产生电路的延迟锁相环的研究与设计
| 摘要 | 第1-7页 |
| Abstract | 第7-9页 |
| 第1章 绪论 | 第9-13页 |
| ·课题研究背景 | 第9-10页 |
| ·国内外现状和课题研究意义 | 第10-12页 |
| ·课题主要工作简介和论文各章节安排 | 第12-13页 |
| 第2章 延迟锁相环的系统分析 | 第13-34页 |
| ·锁相环的原理 | 第13-14页 |
| ·锁相环的结构 | 第13-14页 |
| ·锁相环的工作原理 | 第14页 |
| ·电荷泵锁相环的原理 | 第14-16页 |
| ·电荷泵锁相环的结构 | 第14-15页 |
| ·电荷泵锁相环的理论分析 | 第15-16页 |
| ·延迟锁相环的原理 | 第16-31页 |
| ·DLL的结构 | 第16-29页 |
| ·DLL的工作原理 | 第29-30页 |
| ·DLL理论分析 | 第30页 |
| ·DLL与PLL的比较 | 第30-31页 |
| ·模拟DLL与数字DLL | 第31-32页 |
| ·传统DLL存在的问题 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第3章 延迟锁相环各模块的实现及仿真 | 第34-46页 |
| ·延迟锁相环整体结构设计 | 第34-35页 |
| ·电路的基本结构 | 第34页 |
| ·电路的工作原理 | 第34-35页 |
| ·启动控制电路的实现 | 第35-36页 |
| ·鉴频鉴相器(PFD)的实现 | 第36-39页 |
| ·电荷泵(CP)的实现 | 第39-43页 |
| ·压控延迟线(VCDL)的实现 | 第43-45页 |
| ·本章小结 | 第45-46页 |
| 第4章 延迟锁相环系统仿真 | 第46-51页 |
| ·锁定时间的测试 | 第46-47页 |
| ·动态性能的测试 | 第47-49页 |
| ·功耗的测试 | 第49-50页 |
| ·本章小节 | 第50-51页 |
| 结论与展望 | 第51-52页 |
| 致谢 | 第52-53页 |
| 参考文献 | 第53-56页 |
| 攻读硕士学位期间发表的论文 | 第56页 |
