自适应带宽时钟发生器的抖动一致性研究
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 绪论 | 第13-17页 |
| ·课题研究背景 | 第13-14页 |
| ·相关研究现状 | 第14-15页 |
| ·国内外研究进展 | 第14页 |
| ·问题的提出 | 第14-15页 |
| ·本文的主要工作 | 第15页 |
| ·本文的组织结构 | 第15-17页 |
| 第二章 锁相时钟发生器的稳定性分析 | 第17-29页 |
| ·时钟发生器的组成及描述 | 第17-18页 |
| ·稳定性限制 | 第18-22页 |
| ·数学模型比较 | 第22-25页 |
| ·参数变化与稳定性优化 | 第25-28页 |
| ·小结 | 第28-29页 |
| 第三章 锁相时钟发生器的动态性能分析 | 第29-45页 |
| ·三阶模型的简化 | 第29-31页 |
| ·锁定带的分析 | 第31-33页 |
| ·上电锁定与失锁恢复 | 第33-41页 |
| ·上电锁定 | 第34-36页 |
| ·失锁恢复 | 第36-41页 |
| ·频率过冲和增益尖峰 | 第41-44页 |
| ·小结 | 第44-45页 |
| 第四章 锁相时钟发生器的抖动性能分析 | 第45-64页 |
| ·抖动的概念 | 第45-47页 |
| ·噪声和抖动的转化 | 第47-48页 |
| ·抖动的来源 | 第48-50页 |
| ·抖动的抑制策略 | 第50-61页 |
| ·输入端噪声 | 第50-53页 |
| ·VCO 内部噪声 | 第53-56页 |
| ·电源/地和衬底噪声 | 第56-61页 |
| ·三阶环路的抖动优化 | 第61-63页 |
| ·小结 | 第63-64页 |
| 第五章 自适应带宽锁相时钟发生器的原理和实现 | 第64-83页 |
| ·前人的工作 | 第64-67页 |
| ·本文提出的解决策略 | 第67-68页 |
| ·自适应带宽结构的原理 | 第68-72页 |
| ·环路参数的选取 | 第72-74页 |
| ·电路模块设计 | 第74-82页 |
| ·电路非理想因素 | 第74-76页 |
| ·偏置电路和VCO | 第76-78页 |
| ·可编程分频器 | 第78-79页 |
| ·LDO | 第79-81页 |
| ·锁定检测电路 | 第81-82页 |
| ·小结 | 第82-83页 |
| 第六章 模拟结果及讨论 | 第83-91页 |
| ·版图实现与功能模拟 | 第83-86页 |
| ·PLL 参数测量 | 第86-88页 |
| ·抖动性能分析 | 第88-90页 |
| ·小结 | 第90-91页 |
| 第七章 结束语 | 第91-93页 |
| ·工作总结 | 第91-92页 |
| ·工作展望 | 第92-93页 |
| 致谢 | 第93-94页 |
| 参考文献 | 第94-97页 |
| 作者在学期间取得的学术成果 | 第97页 |
