| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 符号对照表 | 第13-14页 |
| 缩略语对照表 | 第14-18页 |
| 第一章 绪论 | 第18-24页 |
| 1.1 选题意义和选题背景 | 第18-19页 |
| 1.2 国内外研究现状 | 第19-21页 |
| 1.2.1 并行雷达信号处理算法研究现状 | 第19-20页 |
| 1.2.2 基于OpenCL的FPGA并行应用研究 | 第20-21页 |
| 1.3 本文内容与创新 | 第21-22页 |
| 1.4 本文结构安排 | 第22-24页 |
| 第二章 雷达信号处理算法与并行计算基础 | 第24-32页 |
| 2.1 引言 | 第24页 |
| 2.2 雷达信号处理算法介绍 | 第24-27页 |
| 2.2.1 反异步干扰算法 | 第24页 |
| 2.2.2 脉冲压缩算法 | 第24-25页 |
| 2.2.3 动目标检测算法 | 第25-26页 |
| 2.2.4 恒虚警检测算法 | 第26-27页 |
| 2.3 并行计算硬件平台介绍 | 第27-29页 |
| 2.3.1 多核CPU | 第27-28页 |
| 2.3.2 FPGA | 第28页 |
| 2.3.3 GPU | 第28-29页 |
| 2.4 并行计算软件平台介绍 | 第29-31页 |
| 2.4.1 Pthread | 第29页 |
| 2.4.2 OpenCL | 第29-31页 |
| 2.5 本章小结 | 第31-32页 |
| 第三章 基于多核CPU的并行雷达信号处理系统 | 第32-54页 |
| 3.1 引言 | 第32页 |
| 3.2 雷达信号处理系统简介 | 第32-33页 |
| 3.3 并行雷达信号处理系统分析与设计 | 第33-44页 |
| 3.3.1 基于数据并行的雷达信号处理系统分析与设计 | 第33-37页 |
| 3.3.2 基于流水线并行的雷达信号处理系统分析与设计 | 第37-41页 |
| 3.3.3 基于任务队列并行的雷达信号处理系统分析与设计 | 第41-44页 |
| 3.4 并行雷达信号处理系统实施 | 第44-47页 |
| 3.4.1 基于数据并行的雷达信号处理系统实施 | 第44-45页 |
| 3.4.2 基于流水线并行的雷达信号处理系统实施 | 第45页 |
| 3.4.3 基于任务队列并行的雷达信号处理系统实施 | 第45-47页 |
| 3.5 并行雷达信号处理系统实验结果与分析 | 第47-52页 |
| 3.5.1 基于数据并行的雷达信号处理系统实验结果与分析 | 第47-48页 |
| 3.5.2 基于流水线并行的雷达信号处理系统实验结果与分析 | 第48-50页 |
| 3.5.3 基于任务队列并行的雷达信号处理系统实验结果与分析 | 第50-51页 |
| 3.5.4 不同并行方法的对比 | 第51-52页 |
| 3.6 本章小结 | 第52-54页 |
| 第四章 基于OpenCL的并行恒虚警算法研究 | 第54-74页 |
| 4.1 引言 | 第54页 |
| 4.2 恒虚警算法描述 | 第54-56页 |
| 4.3 基于OpenCL的并行恒虚警算法设计 | 第56-57页 |
| 4.4 基于OpenCL的并行恒虚警算法实施 | 第57-58页 |
| 4.5 基于GPU平台的实验、分析与优化 | 第58-65页 |
| 4.5.1 实验环境 | 第58-59页 |
| 4.5.2 实验结果与分析 | 第59页 |
| 4.5.3 调节并行粒度 | 第59-61页 |
| 4.5.4 计算流程优化 | 第61-63页 |
| 4.5.5 存储访问优化 | 第63-64页 |
| 4.5.6 核函数合并 | 第64-65页 |
| 4.6 基于FPGA平台的实验与分析 | 第65-72页 |
| 4.6.1 实验环境 | 第65页 |
| 4.6.2 实验结果与分析 | 第65-66页 |
| 4.6.3 设置线程任务量 | 第66-67页 |
| 4.6.4 计算流程优化 | 第67-68页 |
| 4.6.5 核函数合并 | 第68-70页 |
| 4.6.6 多流水线优化 | 第70-72页 |
| 4.7 不同平台的实验对比 | 第72-73页 |
| 4.8 本章小结 | 第73-74页 |
| 第五章 总结与展望 | 第74-76页 |
| 5.1 本文总结 | 第74-75页 |
| 5.2 研究展望 | 第75-76页 |
| 参考文献 | 第76-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82-83页 |
