| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-24页 |
| 1.1 课题研究背景及意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-20页 |
| 1.2.1 机载视频采集系统研究现状 | 第17-18页 |
| 1.2.2 视频技术的发展 | 第18-19页 |
| 1.2.3 时间同步技术的发展 | 第19-20页 |
| 1.3 时间统一系统的概况及重要地位 | 第20-21页 |
| 1.4 本文的主要内容及结构安排 | 第21-24页 |
| 第二章 视频采集系统与B码 | 第24-38页 |
| 2.1 视频采集系统概况 | 第24-25页 |
| 2.1.1 视频采集系统总体架构 | 第24页 |
| 2.1.2 高速视频采集器 | 第24页 |
| 2.1.3 高速视频采集器的时统模块 | 第24-25页 |
| 2.2 IRIG-B格式时间码 | 第25-31页 |
| 2.2.1 IRIG_B码编码 | 第26-30页 |
| 2.2.2 IRIG-B码的接口与特点 | 第30-31页 |
| 2.3 IRIG-B码解调 | 第31-36页 |
| 2.3.1 IRIG-B码解调现状 | 第31-33页 |
| 2.3.2 IRIG-B码解调原理 | 第33-36页 |
| 2.4 本章小结 | 第36-38页 |
| 第三章 时统模块硬件电路设计 | 第38-52页 |
| 3.1 时统模块电路总体设计 | 第38-39页 |
| 3.1.1 时统模块的主要功能与技术指标 | 第38-39页 |
| 3.2 直流B码解调硬件电路设计 | 第39-40页 |
| 3.3 交流B码解码硬件电路设计 | 第40-44页 |
| 3.3.1 隔离变压器与滤波电路 | 第41-42页 |
| 3.3.2 MAX144AEUA构造及外围电路设计 | 第42-44页 |
| 3.4 FPGA选型与配置电路设计 | 第44-46页 |
| 3.4.1 芯片选型 | 第44-45页 |
| 3.4.2 配置电路设计 | 第45-46页 |
| 3.5 通信接口设计 | 第46-48页 |
| 3.5.1 串口设计 | 第46-47页 |
| 3.5.2 网口设计 | 第47-48页 |
| 3.6 电源模块设计 | 第48-50页 |
| 3.7 本章小结 | 第50-52页 |
| 第四章 FPGA程序设计 | 第52-64页 |
| 4.1 FPGA开发环境 | 第52-53页 |
| 4.2 直流B码解调模块 | 第53-58页 |
| 4.2.1 检测电平宽度 | 第54-56页 |
| 4.2.2 判断两个连续的8ms宽脉冲 | 第56-57页 |
| 4.2.3 码元中时间信息的提取 | 第57-58页 |
| 4.3 交流B码解码模块 | 第58-62页 |
| 4.3.1 交流B码处理与码元赋值 | 第58-60页 |
| 4.3.2 秒脉冲提取 | 第60-61页 |
| 4.3.3 生成时间信息 | 第61-62页 |
| 4.4 本章小结 | 第62-64页 |
| 第五章 时统板调试 | 第64-74页 |
| 5.1 硬件电路板调试 | 第64-65页 |
| 5.2 测试平台搭建 | 第65-66页 |
| 5.3 硬件分块调试 | 第66-71页 |
| 5.3.1 电压转换模块调试 | 第66页 |
| 5.3.2 直流B码解码调试 | 第66-68页 |
| 5.3.3 交流B码解码调试 | 第68-71页 |
| 5.3.4 网口输出 | 第71页 |
| 5.4 系统调试 | 第71-73页 |
| 5.5 本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 6.1 本文总结 | 第74页 |
| 6.2 展望 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 致谢 | 第78-80页 |
| 作者简介 | 第80-81页 |