高速串行RapidIO接口数据接收器设计
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-17页 |
| ·课题研究背景 | 第12-13页 |
| ·国内外相关研究 | 第13-14页 |
| ·本文主要工作 | 第14-15页 |
| ·课题研究成果 | 第15页 |
| ·本文的结构 | 第15-17页 |
| 第二章 RapidIO互连规范物理层概述 | 第17-25页 |
| ·串行物理层 | 第18-23页 |
| ·PCS层 | 第19-20页 |
| ·PMA层 | 第20-21页 |
| ·电气接口 | 第21-23页 |
| ·接收器的电气和时序规范 | 第23-24页 |
| ·小结 | 第24-25页 |
| 第三章 高速接口信号传输研究 | 第25-38页 |
| ·信号分析理论 | 第25-27页 |
| ·高速接口信号完整性的影响因素 | 第27-33页 |
| ·串扰 | 第27-29页 |
| ·反射 | 第29-30页 |
| ·趋肤效应和电介质损耗 | 第30-32页 |
| ·信号抖动和码间干扰 | 第32-33页 |
| ·传输线效应 | 第33-37页 |
| ·传输线模型 | 第34页 |
| ·无损传输线 | 第34-36页 |
| ·有损传输线 | 第36-37页 |
| ·小结 | 第37-38页 |
| 第四章 串行RapidIO数据接收器电路设计 | 第38-60页 |
| ·接收器整体结构 | 第40-41页 |
| ·可编程均衡器 | 第41-51页 |
| ·均衡技术原理 | 第42-45页 |
| ·均衡器的可编程性 | 第45-46页 |
| ·开关信号编程 | 第46-47页 |
| ·可编程均衡器模拟结果 | 第47-51页 |
| ·灵敏放大器采样电路 | 第51-54页 |
| ·差分转单端电路 | 第54-55页 |
| ·串行转并行电路设计 | 第55-57页 |
| ·接收器电路模拟结果 | 第57-59页 |
| ·小结 | 第59-60页 |
| 第五章 接收器版图实现 | 第60-78页 |
| ·模拟电路版图技术 | 第60-63页 |
| ·匹配 | 第60-62页 |
| ·噪声 | 第62-63页 |
| ·信号布线 | 第63页 |
| ·无源器件的实现 | 第63-66页 |
| ·电阻 | 第63-65页 |
| ·电容 | 第65-66页 |
| ·闩锁效应和ESD保护 | 第66-69页 |
| ·接收器版图和模拟结果 | 第69-77页 |
| ·可编程均衡器版图 | 第69页 |
| ·灵敏放大器采样电路版图 | 第69-71页 |
| ·SR触发器版图 | 第71页 |
| ·串行转并行结构版图 | 第71-72页 |
| ·ESD保护结构版图 | 第72-74页 |
| ·接收器整体版图和后仿真 | 第74-77页 |
| ·小结 | 第77-78页 |
| 第六章 结束语 | 第78-80页 |
| ·回顾与总结 | 第78-79页 |
| ·高速串行接口电路的未来展望 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 作者在学期间取得的学术成果 | 第84页 |
