首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--计算机的应用论文--计算机网络论文--一般性问题论文

IDS中串匹配算法并行优化研究

摘要第3-4页
Abstract第4-5页
1 绪论第8-14页
    1.1 研究背景第8-9页
    1.2 研究意义第9页
    1.3 国内外研究现状第9-11页
    1.4 论文的研究内容第11-12页
    1.5 论文的组织安排第12-14页
2 相关知识及相关研究第14-24页
    2.1 入侵检测系统概述第14-15页
    2.2 多核并行技术概述第15-17页
        2.2.1 多核架构特点第15页
        2.2.2 多核并行分类第15-16页
        2.2.3 多核多线程技术第16-17页
    2.3 OpenMP简介第17-19页
        2.3.1 OpenMP并行编程模型第17-18页
        2.3.2 OpenMP语法简要介绍第18-19页
    2.4 多核并行算法性能评价准则第19-20页
        2.4.1 运行时间第19页
        2.4.2 加速比和并行效率第19-20页
        2.4.3 可扩展性第20页
    2.5 OpenMP并行程序优化方法第20-23页
    2.6 多核性能分析工具VTune简介第23页
    2.7 小结第23-24页
3 单模式串匹配算法研究第24-38页
    3.1 字符串匹配的基本概念第24-25页
    3.2 精确串匹配算法的研究现状第25-35页
        3.2.1 基于前缀扫描的经典算法[BF, KMP, shift-and/or]第25-29页
        3.2.2 基于后缀扫描的经典算法[BM, Horspool, QS]第29-32页
        3.2.3 基于子串扫描的算法经典[BDM, BNDM, BOM]第32-34页
        3.2.4 精确串匹配算法性能总结第34-35页
    3.3 现有串匹配算法的实验研究第35-37页
        3.3.1 实验环境第35-36页
        3.3.2 字符集大小为32时的实验数据与分析第36-37页
        3.3.3 字符集大小为64时的实验数据与分析第37页
    3.4 小结第37-38页
4 串匹配算法并行化设计与实现第38-58页
    4.1 串行优化第38-42页
        4.1.1 串行优化分析第38页
        4.1.2 对Horspool算法的一个改进第38-42页
    4.2 并行化分析第42-43页
    4.3 并行化设计和实现第43-48页
        4.3.1 并行化设计第43页
        4.3.2 改进的Horspool算法的并行化实现第43-45页
        4.3.3 Shift-And/Shift-or算法的并行化实现第45-48页
    4.4 并行程序的性能优化第48-52页
        4.4.1 基于VTune的程序性能分析第48-49页
        4.4.2 基于编译器之外的程序优化第49-52页
    4.5 实验结果分析第52-56页
        4.5.1 实验环境第52-54页
        4.5.2 实验结果分析第54-56页
    4.6 小结第56-58页
5 总结与展望第58-60页
    5.1 总结第58页
    5.2 展望第58-60页
参考文献第60-64页
附录 研究生期间发表论文情况第64-66页
致谢第66页

论文共66页,点击 下载论文
上一篇:分布式光纤光栅智能悬臂梁温度解调系统的研究
下一篇:基于代理的敏感邮件监控技术研究