微处理器Cache访问行为分析技术研究--方法与模型
| 摘要 | 第1-12页 |
| ABSTRACT | 第12-15页 |
| 第一章 绪论 | 第15-35页 |
| ·课题背景 | 第15-25页 |
| ·存储墙问题 | 第17-19页 |
| ·多核时代存储系统面临的挑战和机遇 | 第19-22页 |
| ·Cache访问行为分析的重要意义 | 第22-25页 |
| ·相关研究 | 第25-30页 |
| ·Cache访问行为分析方法 | 第25-26页 |
| ·Cache访问行为分析模型 | 第26-27页 |
| ·访存行为分析与共享cache空间划分 | 第27-28页 |
| ·访存行为分析与共享访存带宽划分 | 第28页 |
| ·访存行为分析与任务调度 | 第28-30页 |
| ·课题研究内容 | 第30-32页 |
| ·C—ache访问行为分析方法 | 第30-31页 |
| ·Cache访问行为分析模型 | 第31-32页 |
| ·本文的主要工作与创新 | 第32-33页 |
| ·论文结构 | 第33-35页 |
| 第一部分 访存行为分析方法 | 第35-77页 |
| 第二章 应用程序行为分析加速技术 | 第37-61页 |
| ·问题的提出 | 第37-40页 |
| ·DBT—BBV框架 | 第40-43页 |
| ·BBV Pro k简介 | 第40页 |
| ·DBT—BBV框架介绍 | 第40-42页 |
| ·关键设计选择 | 第42-43页 |
| ·QPoint：设计与优化 | 第43-46页 |
| ·动态插桩过程 | 第43-45页 |
| ·BBID和计数器的分配 | 第45页 |
| ·异常事件处理 | 第45-46页 |
| ·精确识别执行片段边界 | 第46页 |
| ·实验结果与分析 | 第46-59页 |
| ·实验配置 | 第46页 |
| ·不同设计选择的性能比较 | 第46-48页 |
| ·QPoint的性能评估 | 第48-50页 |
| ·开销分析 | 第50-51页 |
| ·sPEc2006程序阶段行为分析结果 | 第51-59页 |
| ·小结 | 第59-61页 |
| 第三章 应用程序行为分析准确性提升技术 | 第61-77页 |
| ·问题的提出 | 第61-62页 |
| ·DBT方法对模拟结果准确度的影响 | 第62-67页 |
| ·基于DBT加速的模拟流程 | 第62-63页 |
| ·模拟点的定位方法 | 第63-64页 |
| ·DBT方法对模拟结果准确度的影响 | 第64-67页 |
| ·提高DBT方法的准确度 | 第67-74页 |
| ·影响程序执行踪迹的可能因素 | 第68-69页 |
| ·进程初始状态 | 第69-71页 |
| ·状态更新过程 | 第71-74页 |
| ·实验结果与分析 | 第74-76页 |
| ·小结 | 第76-77页 |
| 第二部分 访存行为分析模型 | 第77-117页 |
| 第四章 应用程序cache容量敏感性预测 | 第79-103页 |
| ·问题的提出 | 第79页 |
| ·相关研究 | 第79-88页 |
| ·栈重用距离分布 | 第79-83页 |
| ·时间重用距离分布 | 第83-88页 |
| ·时间重用距离的“遮掩”效应 | 第88-90页 |
| ·sAss模型 | 第90-91页 |
| ·实验结果与分析 | 第91-101页 |
| ·全相联cache | 第92-93页 |
| ·组相联cache | 第93-101页 |
| ·小结 | 第101-103页 |
| 第五章 理想访存序列构造技术 | 第103-117页 |
| ·问题的提出 | 第103-104页 |
| ·基本流程 | 第104-105页 |
| ·栈距离序列卡勾造方法 | 第105页 |
| ·时间距离序列卡勾造方法 | 第105-113页 |
| ·思路一：慨率变换 | 第108-111页 |
| ·思路二：慨率补偿 | 第111-113页 |
| ·实验结果与分析 | 第113-116页 |
| ·佳确性评估 | 第113-114页 |
| ·算法运行速度 | 第114-116页 |
| ·小结 | 第116-117页 |
| 第六章 结束语 | 第117-121页 |
| ·工作总结 | 第117-118页 |
| ·未来研究方向 | 第118-121页 |
| 致谢 | 第121-123页 |
| 参考文献 | 第123-141页 |
| 作者在学期间取得的学术成果 | 第141-145页 |
| 附录A 缩略语与符号列表 | 第145-146页 |
