首页--工业技术论文--自动化技术、计算机技术论文--计算技术、计算机技术论文--电子数字计算机(不连续作用电子计算机)论文--各种电子数字计算机论文

异构并行计算机容错技术研究

摘要第1-12页
Abstract第12-14页
第一章 绪论第14-36页
   ·课题背景第14-22页
     ·异构并行计算机的兴起第14-17页
     ·大规模并行系统的可靠性问题第17-19页
     ·大规模异构并行计算机面临的可靠性挑战第19-22页
   ·容错研究基础第22-24页
     ·容错基本概念第22-23页
     ·故障类型第23-24页
     ·故障模型第24页
   ·相关研究工作第24-31页
     ·容错常用方法第24-26页
     ·Rollback-recovery 容错技术分析第26-27页
     ·TMR 容错技术分析第27-28页
     ·Checkpointing 容错技术分析第28-29页
     ·优化checkpoint 的相关研究第29-30页
     ·异构并行计算机现有容错方法第30-31页
   ·本文主要研究内容第31-33页
   ·本文主要工作和创新第33-34页
   ·论文结构第34-36页
第二章 计算可接受模型第36-48页
   ·面向一般计算系统的计算可接受模型第36-38页
   ·面向异构并行计算系统的计算可接受模型第38-40页
   ·容错机制对异构系统可接受度的影响第40-46页
     ·带TMR 异构系统可接受模型分析第40-43页
     ·带C/R 异构系统可接受模型分析第43-46页
   ·本章小结第46-48页
第三章 基于异构系统故障传播行为分析的应用级checkpoint 的数据量优化方法第48-68页
   ·问题背景第48-53页
     ·CG 调用第48-50页
     ·CG 调用流图第50-52页
     ·异构系统故障传播与CG 调用流图第52-53页
   ·异构系统故障传播行为第53-58页
     ·CG 间故障传播第54-55页
     ·G 点内故障传播第55-58页
   ·异构系统的应用级checkpoint 数据优化方法第58-62页
     ·基于故障传播行为的checkpoint 数据分析第58-60页
     ·Checkpoint 的位置选择第60-62页
   ·实验评估第62-67页
     ·实验方法第62-63页
     ·实验结果第63-67页
   ·本章小结第67-68页
第四章 异构系统应用级checkpoint 的优化设置研究第68-92页
   ·问题背景第68-71页
     ·异构系统程序特征分析第68-70页
     ·问题提出第70-71页
   ·全局checkpoint 数据保存开销最小化问题第71-86页
     ·场景一:基于同步机制的checkpoint 优化设置第71-78页
     ·场景二:基于异步机制的checkpoint 优化设置第78-84页
     ·Checkpoint 数据保存偏移量设置优化问题第84-86页
   ·实验评估第86-89页
     ·实验方法第86-87页
     ·实验结果第87-89页
   ·本章小结第89-92页
第五章 面向GPU 的多副本容错技术第92-114页
   ·基于冗余线程的GPU 多副本容错技术的基本思想第92-95页
     ·问题背景第92-93页
     ·解决方案第93-95页
   ·RB-TMR 的设计和实现方法第95-103页
     ·创建冗余代理第96-97页
     ·基于RB-TMR 机制的GPU Kernel 的设计第97-100页
     ·比较与投票第100-103页
   ·RB-TMR 编译工具的设计与实现第103-107页
     ·RB-TMR 的编译实现框架第103-104页
     ·前端分析器第104页
     ·数据流分析器第104-106页
     ·代码重写器第106-107页
   ·性能评估第107-112页
     ·实验方法第107-108页
     ·实验结果第108-112页
   ·本章小结第112-114页
第六章 结论与展望第114-116页
   ·工作总结第114-115页
   ·研究展望第115-116页
致谢第116-118页
参考文献第118-130页
作者在学期间取得的学术成果第130-132页
作者在学期间参加的科研项目第132页

论文共132页,点击 下载论文
上一篇:对等存储系统数据管理研究
下一篇:微处理器Cache访问行为分析技术研究--方法与模型