| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第9-15页 |
| 1.1 课题背景与研究意义 | 第9-11页 |
| 1.2 RFID 国内外研究现状 | 第11-13页 |
| 1.2.1 RFID 国外研究现状 | 第11-12页 |
| 1.2.2 RFID 国内研究现状 | 第12-13页 |
| 1.3 RFID 系统简介 | 第13-14页 |
| 1.4 论文的研究内容与结构 | 第14-15页 |
| 2 SOPC 系统与 RFID 协议介绍和分析 | 第15-24页 |
| 2.1 SOPC 系统特点及开发流程 | 第15-17页 |
| 2.1.1 SOPC 系统特点 | 第15-16页 |
| 2.1.2 Nios II 软核处理器 | 第16页 |
| 2.1.3 系统开发流程 | 第16-17页 |
| 2.2 RFID 协议标准 | 第17-18页 |
| 2.3 ISO18000-6C 标准 | 第18-23页 |
| 2.3.1 ISO18000-6C 的优势 | 第18-19页 |
| 2.3.2 ISO18000-6C 标准 | 第19-23页 |
| 2.4 本章小结 | 第23-24页 |
| 3 超高频 RFID 阅读器数字基带部分研究与设计 | 第24-53页 |
| 3.1 数字基带部分的总体结构框架 | 第24页 |
| 3.2 发送模块的研究与设计 | 第24-41页 |
| 3.2.1 串行 CRC 生成模块 | 第25-28页 |
| 3.2.2 并行 CRC 生成模块 | 第28-29页 |
| 3.2.3 PIE 编码模块 | 第29-34页 |
| 3.2.4 升余弦滤波模块 | 第34-38页 |
| 3.2.5 希尔伯特滤波模块 | 第38-41页 |
| 3.3 接收模块的研究与设计 | 第41-50页 |
| 3.3.1 信道滤波模块 | 第41-44页 |
| 3.3.2 FM0 解码模块 | 第44-46页 |
| 3.3.3 并行 CRC 校验模块 | 第46页 |
| 3.3.4 防碰撞检测模块 | 第46-50页 |
| 3.4 控制模块的研究与设计 | 第50-52页 |
| 3.4.1 时钟模块 | 第50-51页 |
| 3.4.2 Nios II 控制单元 | 第51-52页 |
| 3.5 本章小结 | 第52-53页 |
| 4 阅读器数字基带的 FPGA 仿真与验证 | 第53-62页 |
| 4.1 FPGA 仿真验证过程 | 第53页 |
| 4.2 验证平台 | 第53-54页 |
| 4.3 数字基带各模块的仿真 | 第54-59页 |
| 4.3.1 CRC 生成模块 | 第54-55页 |
| 4.3.2 PIE 编码模块 | 第55-56页 |
| 4.3.3 升余弦滤波模块 | 第56页 |
| 4.3.4 希尔伯特滤波模块 | 第56页 |
| 4.3.5 信道滤波模块 | 第56-57页 |
| 4.3.6 FM0 解码模块 | 第57-58页 |
| 4.3.7 CRC 校验模块 | 第58页 |
| 4.3.8 防碰撞检测模块 | 第58-59页 |
| 4.3.9 时钟模块 | 第59页 |
| 4.4 数字基带链路的验证 | 第59-61页 |
| 4.5 本章小结 | 第61-62页 |
| 总结与展望 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 攻读学位期间的研究成果 | 第67页 |