基于SOPC系统的可配置显示控制器IP核的研究及实现
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 目录 | 第7-9页 |
| 1 绪论 | 第9-14页 |
| 1.1 论文研究的背景及意义 | 第9-11页 |
| 1.2 显示控制器发展现状 | 第11-12页 |
| 1.3 论文的主要研究内容 | 第12页 |
| 1.4 论文的主要结构 | 第12-14页 |
| 2 可配置显示控制器功能设计 | 第14-28页 |
| 2.1 可配置显示控制器功能设计 | 第14-27页 |
| 2.1.1 显示分辨率配置 | 第14-17页 |
| 2.1.2 显示窗口配置 | 第17-19页 |
| 2.1.3 多层显示及选择配置 | 第19-20页 |
| 2.1.4 输入数据格式配置 | 第20-23页 |
| 2.1.5 Alpha混合配置 | 第23-25页 |
| 2.1.6 Dither处理功能 | 第25-26页 |
| 2.1.7 Gamma校正功能 | 第26-27页 |
| 2.2 本章小结 | 第27-28页 |
| 3 可配置显示控制器硬件设计 | 第28-51页 |
| 3.1 可配置显示控制器体系结构设计 | 第28-29页 |
| 3.2 总线接口模块设计 | 第29-33页 |
| 3.2.1 Avalon总线概述 | 第29-30页 |
| 3.2.2 从端口模块 | 第30-31页 |
| 3.2.3 主端口模块 | 第31-33页 |
| 3.3 时序产生模块设计 | 第33-38页 |
| 3.3.1 显示控制器时钟信号的配置 | 第33-34页 |
| 3.3.2 显示控制器同步时序信号的产生 | 第34-37页 |
| 3.3.3 显示控制器显示窗口的配置 | 第37页 |
| 3.3.4 时序产生模块整体硬件结构框架图 | 第37-38页 |
| 3.4 数据处理模块设计 | 第38-50页 |
| 3.4.1 数据处理模块整体硬件结构图 | 第38-39页 |
| 3.4.2 输入/输出FIFO | 第39-43页 |
| 3.4.3 数据输入格式及转换 | 第43-45页 |
| 3.4.4 显示选择模块 | 第45-46页 |
| 3.4.5 Alpha混合模块 | 第46-48页 |
| 3.4.6 Dither处理模块 | 第48-49页 |
| 3.4.7 Gamma校正模块 | 第49-50页 |
| 3.5 本章小结 | 第50-51页 |
| 4 显示控制器IP核的封装及驱动程序设计 | 第51-56页 |
| 4.1 显示控制器IP核的封装 | 第51-53页 |
| 4.2 显示控制器IP核驱动程序设计 | 第53-55页 |
| 4.3 本章小结 | 第55-56页 |
| 5 模块仿真及基于SOPC显示验证系统的验证 | 第56-64页 |
| 5.1 显示控制器各模块功能仿真 | 第56-59页 |
| 5.2 SOPC验证系统搭建 | 第59-62页 |
| 5.3 验证实验 | 第62-63页 |
| 5.4 本章小结 | 第63-64页 |
| 6 总结与展望 | 第64-66页 |
| 6.1 总结 | 第64-65页 |
| 6.2 展望 | 第65-66页 |
| 参考文献 | 第66-70页 |
| 附录 配置寄存器表 | 第70-72页 |
| 攻读学位期间主要的研究成果目录 | 第72-73页 |
| 致谢 | 第73页 |
