| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 引言 | 第10-14页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 研究现状 | 第11-12页 |
| 1.3 主要研究内容 | 第12-14页 |
| 第二章 多道脉冲幅度分析器的总体设计与分析 | 第14-18页 |
| 2.1 数字化多道脉冲幅度分析器的总体结构设计 | 第14页 |
| 2.2 基本结构分析 | 第14-17页 |
| 2.2.1 探测器和前置放大器 | 第14-15页 |
| 2.2.2 外部电源 | 第15-16页 |
| 2.2.3 信号处理电路 | 第16-17页 |
| 2.2.4 上位机 | 第17页 |
| 2.3 本章小结 | 第17-18页 |
| 第三章 多道脉冲幅度分析器硬件电路设计 | 第18-34页 |
| 3.1 多道脉冲幅度分析器硬件电路整体设计 | 第18页 |
| 3.2 放大器电路 | 第18-21页 |
| 3.2.1 输入信号特性 | 第18-19页 |
| 3.2.2 芯片选型 | 第19-20页 |
| 3.2.3 电路设计 | 第20-21页 |
| 3.3 ADC采样电路 | 第21-24页 |
| 3.3.1 采样电路分析与选型 | 第21-22页 |
| 3.3.2 采样电路设计 | 第22-24页 |
| 3.4 FPGA分析处理电路 | 第24-28页 |
| 3.4.1 分析处理电路分析与选型 | 第24-25页 |
| 3.4.2 SPARTAN-6XC6SLX25-2FTG256C芯片配置电路 | 第25-28页 |
| 3.5 USB数据传输电路 | 第28-31页 |
| 3.5.1 USB芯片选型 | 第28-29页 |
| 3.5.2 CY7C68013A芯片配置电路 | 第29-31页 |
| 3.6 电源电路 | 第31-32页 |
| 3.7 电路板的设计与制作 | 第32-33页 |
| 3.8 本章小结 | 第33-34页 |
| 第四章 FPGA内部逻辑设计 | 第34-58页 |
| 4.1 FPGA内部逻辑总体设计 | 第34-35页 |
| 4.2 时钟模块设计 | 第35-37页 |
| 4.3 ADC数据接收模块 | 第37-38页 |
| 4.4 数据处理模块 | 第38-53页 |
| 4.4.1 滤波算法设计 | 第40-42页 |
| 4.4.2 梯形成形算法设计 | 第42-47页 |
| 4.4.3 堆积判别算法设计 | 第47-51页 |
| 4.4.4 峰值提取算法设计 | 第51-53页 |
| 4.4.5 能谱存储算法设计 | 第53页 |
| 4.5 USB数据传输模块 | 第53-56页 |
| 4.5.1 CY7C68013A芯片数据传输原理 | 第55页 |
| 4.5.2 USB数据传输算法 | 第55-56页 |
| 4.6 本章小结 | 第56-58页 |
| 第五章 上位机软件设计 | 第58-69页 |
| 5.1 上位机整体结构设计 | 第58页 |
| 5.2 通信模块设计 | 第58-61页 |
| 5.3 显示模块和存储模块设计 | 第61-63页 |
| 5.4 数据处理模块 | 第63-68页 |
| 5.4.1 净面积模块设计 | 第63-65页 |
| 5.4.2 能量定标模块设计 | 第65-66页 |
| 5.4.3 计数率校正模块设计 | 第66-68页 |
| 5.5 上位机界面设置 | 第68页 |
| 5.6 本章小结 | 第68-69页 |
| 第六章 系统测试与分析 | 第69-78页 |
| 6.1 系统测试方案 | 第69-70页 |
| 6.2 积分非线性(INL)测试 | 第70-72页 |
| 6.3 微分非线性(DNL)测试 | 第72-73页 |
| 6.4 最高输入脉冲率测试 | 第73-74页 |
| 6.5 梯形成形测试 | 第74-76页 |
| 6.6 能量分辨率测试 | 第76-77页 |
| 6.7 本章小结 | 第77-78页 |
| 第七章 总结与展望 | 第78-80页 |
| 7.1 研究总结 | 第78页 |
| 7.2 不足与展望 | 第78-80页 |
| 参考文献 | 第80-84页 |
| 致谢 | 第84-85页 |
| 在学期间公开发表论文及著作情况 | 第85页 |