面向异构EDA设计数据审查的数据融合技术研究
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·课题背景和来源 | 第7-8页 |
| ·研究意义 | 第8页 |
| ·研究现状 | 第8-10页 |
| ·本文工作 | 第10-11页 |
| ·章节安排 | 第11-13页 |
| 第二章 EDA技术的发展及数据融合技术 | 第13-21页 |
| ·EDA技术的发展 | 第13-14页 |
| ·EDA数据接口及标准化 | 第14-17页 |
| ·VHDL语言 | 第14-15页 |
| ·EDIF格式 | 第15页 |
| ·Gerber格式 | 第15-16页 |
| ·其它标准格式的 | 第16-17页 |
| ·数据融合技术在EDA设计数据审查中应用 | 第17-20页 |
| ·数据融合技术研究 | 第17-18页 |
| ·数据融合技术在设计数据审查中应用模型 | 第18-20页 |
| ·小结 | 第20-21页 |
| 第三章 基于审查规则的接口文件设计 | 第21-31页 |
| ·标准接口文件设计原则 | 第21-22页 |
| ·原理图级审查 | 第22-26页 |
| ·原理图审查规则 | 第23-24页 |
| ·原理图接口文件设计 | 第24-26页 |
| ·PCB版图设计数据审查 | 第26-29页 |
| ·PCB版图审查规则 | 第26-28页 |
| ·PCB版图接口文件设计 | 第28-29页 |
| ·联合审查 | 第29-30页 |
| ·原理图-PCB版图联合审查规则 | 第30页 |
| ·基于网表的联合审查接口文件设计 | 第30页 |
| ·小结 | 第30-31页 |
| 第四章 电原理图级融合 | 第31-49页 |
| ·异构EDA原理图源文件格式分析 | 第31-36页 |
| ·Protel原理图格式分析 | 第31-33页 |
| ·Mentor原理图格式分析 | 第33-35页 |
| ·Cadence原理图格式分析 | 第35-36页 |
| ·Protel原理图融合 | 第36-44页 |
| ·元器件及其引脚信息融合 | 第36-40页 |
| ·网表信息融合 | 第40-44页 |
| ·Mentor、Cadence原理图融合 | 第44-48页 |
| ·元器件信息融合 | 第44-46页 |
| ·元器件引脚信息融合 | 第46-48页 |
| ·网表信息融合 | 第48页 |
| ·小结 | 第48-49页 |
| 第五章 PCB版图级融合 | 第49-65页 |
| ·异构PCB版图设计数据源文件格式分析 | 第49-55页 |
| ·Protel PCB格式分析 | 第49-51页 |
| ·Mentor PCB格式分析 | 第51-53页 |
| ·Cadence PCB格式分析 | 第53-55页 |
| ·通用存储结构设计 | 第55-58页 |
| ·设计数据相似性比较 | 第56-57页 |
| ·通用数据存储结构设计 | 第57-58页 |
| ·PCB版图级融合 | 第58-63页 |
| ·单文档PCB文件融合 | 第59-60页 |
| ·多文档PCB文件融合 | 第60-63页 |
| ·网表级融合 | 第63-64页 |
| ·小结 | 第64-65页 |
| 第六章 结束语 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-71页 |
| 研究成果 | 第71页 |
