基于动态可重构技术的阵列型协处理器架构设计与实现
| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 目录 | 第5-8页 |
| 图录 | 第8-9页 |
| 表录 | 第9-10页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 可重构技术简介 | 第11-13页 |
| 1.2.1 可重构技术的基本概念 | 第11-12页 |
| 1.2.2 可重构技术的常用术语 | 第12-13页 |
| 1.3 课题立意与主要工作 | 第13-14页 |
| 1.4 本文主要内容的组织和安排 | 第14-15页 |
| 第二章 可重构系统 | 第15-25页 |
| 2.1 可重构系统概念 | 第15-16页 |
| 2.2 可重构系统的分类 | 第16-21页 |
| 2.2.1 按重构发生的时间分类 | 第16-18页 |
| 2.2.2 按器件颗粒度分类 | 第18-19页 |
| 2.2.3 按处理单元分类 | 第19-21页 |
| 2.2.4 按互连网络分类 | 第21页 |
| 2.3 动态可重构系统模型 | 第21-23页 |
| 2.3.1 典型的动态可重构系统 | 第21-23页 |
| 2.3.2 优缺点的比较与分析 | 第23页 |
| 2.4 本章小结 | 第23-25页 |
| 第三章 动态可重构阵列型协处理器架构设计 | 第25-32页 |
| 3.1 设计思想 | 第25页 |
| 3.2 系统总体架构 | 第25-27页 |
| 3.3 系统中各模块的功能 | 第27-28页 |
| 3.3.1 运算阵列 | 第27页 |
| 3.3.2 控制接口模块 | 第27页 |
| 3.3.3 DMA 控制器 | 第27-28页 |
| 3.3.4 数据存储器 | 第28页 |
| 3.3.5 配置字存储器 | 第28页 |
| 3.4 动态可重构系统的特性分析 | 第28-29页 |
| 3.4.1 颗粒度 | 第28页 |
| 3.4.2 编程深度 | 第28-29页 |
| 3.4.3 可重构性 | 第29页 |
| 3.5 系统运行示例 | 第29-31页 |
| 3.6 本章小结 | 第31-32页 |
| 第四章 动态可重构阵列型协处理器的实现 | 第32-52页 |
| 4.1 系统的构成 | 第32页 |
| 4.2 可重构计算单元 | 第32-34页 |
| 4.3 DMA 控制器 | 第34-35页 |
| 4.4 数据存储器 | 第35-36页 |
| 4.5 配置字存储器 | 第36-41页 |
| 4.5.1 配置存储器的结构 | 第36-37页 |
| 4.5.2 配置字的定义 | 第37-41页 |
| 4.6 控制接口模块 | 第41-45页 |
| 4.6.1 控制接口与通用性 | 第41-42页 |
| 4.6.2 协处理器指令集设计 | 第42-45页 |
| 4.7 阵列的组织与划分 | 第45-50页 |
| 4.7.1 象限内互连 | 第46页 |
| 4.7.2 象限间互连 | 第46-48页 |
| 4.7.3 配置字总线互联 | 第48-49页 |
| 4.7.4 数据总线互联 | 第49-50页 |
| 4.8 本章小结 | 第50-52页 |
| 第五章 系统建模与常用算法映射 | 第52-65页 |
| 5.1 实验环境与实验手段 | 第52-53页 |
| 5.1.1 软件和硬件环境 | 第52页 |
| 5.1.2 系统的建模 | 第52-53页 |
| 5.2 二维DCT | 第53-59页 |
| 5.2.1 算法映射 | 第53-55页 |
| 5.2.2 仿真结果 | 第55-58页 |
| 5.2.3 性能比较与分析 | 第58-59页 |
| 5.3 FFT 运算 | 第59-63页 |
| 5.3.1 64 点FFT | 第59-62页 |
| 5.3.2 其他点数的FFT | 第62-63页 |
| 5.3.3 性能比较与分析 | 第63页 |
| 5.4 本章小结 | 第63-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 6.1 论文总结 | 第65页 |
| 6.2 展望 | 第65-67页 |
| 参考文献 | 第67-70页 |
| 附录 协处理器指令集定义以及与ARM 指令的转换 | 第70-76页 |
| 致谢 | 第76-77页 |
| 攻读硕士学位期间已发表或录用的论文 | 第77-80页 |
