片上网络的容错性设计、测试及粒度建模
| 目录 | 第2-5页 |
| 主要英文缩略词表 | 第5-6页 |
| 图表索引 | 第6-8页 |
| 摘要 | 第8-10页 |
| Abstract | 第10-11页 |
| 第1章 绪论 | 第12-20页 |
| 1.1 片上网络NoC产生的背景 | 第12-15页 |
| 1.1.1 SoC的特点 | 第12-13页 |
| 1.1.2 SoC的不足 | 第13-14页 |
| 1.1.3 NoC的提出 | 第14-15页 |
| 1.2 NoC国内外的研究现状 | 第15-16页 |
| 1.3 片上网络容错和测试的必要性 | 第16-17页 |
| 1.4 考虑良率和使用寿命的NoC粒度建模 | 第17-18页 |
| 1.5 本文主要研究内容 | 第18页 |
| 1.6 本文组织结构安排 | 第18-20页 |
| 第2章 NoC相关研究问题 | 第20-33页 |
| 2.1 网络拓扑结构 | 第20-21页 |
| 2.2 路由器结构 | 第21-25页 |
| 2.2.1 输入输出缓冲单元 | 第22-23页 |
| 2.2.2 路由计算 | 第23-24页 |
| 2.2.3 虚拟通道仲裁和输出通道分配 | 第24-25页 |
| 2.2.4 交换开关 | 第25页 |
| 2.3 包交换技术 | 第25-26页 |
| 2.4 NoC容错性设计 | 第26-29页 |
| 2.4.1 容错模型 | 第27-28页 |
| 2.4.2 容错路由算法 | 第28-29页 |
| 2.5 NoC测试 | 第29-30页 |
| 2.6 评价标准和服务质量 | 第30-32页 |
| 2.7 本文路由器结构 | 第32-33页 |
| 第3章 片上网络容错模型和容错性路由算法 | 第33-47页 |
| 3.1 20通径路由器 | 第33页 |
| 3.2 容错模型 | 第33-39页 |
| 3.2.1 容错模型提出 | 第33-36页 |
| 3.2.2 边界、角落路由器处理 | 第36-37页 |
| 3.2.3 可用IP | 第37-39页 |
| 3.3 路由算法 | 第39-44页 |
| 3.3.1 存储的路由信息 | 第40页 |
| 3.3.2 虚拟通道数据分配 | 第40-42页 |
| 3.3.3 容错性路由算法实现 | 第42-44页 |
| 3.3.4 免死锁和活锁 | 第44页 |
| 3.4 评估 | 第44-47页 |
| 3.4.1 容错能力 | 第44-45页 |
| 3.4.2 算法特性 | 第45-47页 |
| 第4章 片上网络测试 | 第47-58页 |
| 4.1 常见模块测试方法 | 第47-51页 |
| 4.1.1 路由器间连线测试 | 第47-48页 |
| 4.1.2 路由器FIFO测试 | 第48-49页 |
| 4.1.3 路由器逻辑模块测试 | 第49-50页 |
| 4.1.4 路由器交换开关测试 | 第50页 |
| 4.1.5 路由器中连线测试 | 第50-51页 |
| 4.2 同一电路测试多模块 | 第51-54页 |
| 4.2.1 测试电路拓扑结构 | 第51-52页 |
| 4.2.2 控制器 | 第52-53页 |
| 4.2.3 卫星 | 第53-54页 |
| 4.3 测试方法及步骤 | 第54-56页 |
| 4.3.1 并行测试方法 | 第54-55页 |
| 4.3.2 测试步骤 | 第55-56页 |
| 4.4 测试比较 | 第56-58页 |
| 第5章 芯片实现 | 第58-63页 |
| 5.1 路由器电路实现 | 第58-59页 |
| 5.2 测试电路实现 | 第59-60页 |
| 5.3 收发数据IP电路实现 | 第60页 |
| 5.4 10×102D-mesh NoC芯片实现 | 第60-63页 |
| 第6章 NoC粒度建模 | 第63-71页 |
| 6.1 模型参数 | 第63-64页 |
| 6.2 NOC性能建模 | 第64页 |
| 6.3 多核处理器良品率建模 | 第64-65页 |
| 6.4 多核处理器时间稳定性建模 | 第65-67页 |
| 6.5 综合评估指标 | 第67-69页 |
| 6.6 实例分析 | 第69-71页 |
| 第7章 总结与展望 | 第71-73页 |
| 7.1 总结 | 第71-72页 |
| 7.2 展望 | 第72-73页 |
| 参考文献 | 第73-78页 |
| 硕士学习期间录用和发表的学术论文 | 第78-79页 |
| 致谢 | 第79-80页 |
