| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 课题背景意义 | 第10-12页 |
| 1.2 国内外研究现状及发展 | 第12-15页 |
| 1.2.1 LDPC发展及研究现状 | 第12-14页 |
| 1.2.2 CPM发展和研究现状 | 第14-15页 |
| 1.3 本文主要内容和章节安排 | 第15-16页 |
| 第2章 多元LDPC-CPM编码调制技术研究 | 第16-36页 |
| 2.1 多元LDPC编码原理 | 第16-20页 |
| 2.1.1 直接编码算法 | 第16-17页 |
| 2.1.2 基于下三角的编码 | 第17页 |
| 2.1.3 QC-LDPC编码算法 | 第17-20页 |
| 2.2 多元LDPC码译码原理 | 第20-24页 |
| 2.2.1 多元BP译码算法 | 第20-22页 |
| 2.2.2 FFT-BP译码算法 | 第22-23页 |
| 2.2.3 Mixed-FFT-BP译码算法 | 第23-24页 |
| 2.3 CPM调制技术研究 | 第24-31页 |
| 2.3.1 CPM信号的状态 | 第26-27页 |
| 2.3.2 CPM信号的模型分解 | 第27-31页 |
| 2.3.3 CPM的功率谱密度（PSD） | 第31页 |
| 2.4 CPM解调技术研究 | 第31-35页 |
| 2.4.1 MAP算法 | 第31-32页 |
| 2.4.2 Max-Log-MAP算法 | 第32-33页 |
| 2.4.3 乘法SISO算法 | 第33-34页 |
| 2.4.4 加法SISO算法 | 第34-35页 |
| 2.5 本章小结 | 第35-36页 |
| 第3章 多元LDPC-CPM编码调制系统仿真 | 第36-43页 |
| 3.1 多元LDPC-CPM联合编码调制系统 | 第36-37页 |
| 3.2 系统参数仿真及分析 | 第37-42页 |
| 3.2.1 CPM调制频带利用率仿真分析 | 第37-39页 |
| 3.2.2 系统误码率性能的仿真分析 | 第39-42页 |
| 3.3 本章小结 | 第42-43页 |
| 第4章 多元LDPC-CPM系统的FPGA设计 | 第43-65页 |
| 4.1 FPGA的设计开发 | 第43-44页 |
| 4.2 多元LDPC码编码器的FPGA设计 | 第44-49页 |
| 4.2.1 QC-LDPC校验矩阵 | 第44-45页 |
| 4.2.2 多元QC-LDPC编码器组成 | 第45-48页 |
| 4.2.3 多元QC-LDPC编码器综合、时序仿真 | 第48-49页 |
| 4.3 多元LDPC码译码器的FPGA设计 | 第49-53页 |
| 4.3.1 多元LDPC译码器的结构组成 | 第49-50页 |
| 4.3.2 校验节点更新模块FPGA设计 | 第50-52页 |
| 4.3.3 多元LDPC码译码器时序仿真与验证 | 第52-53页 |
| 4.4 CPM调制器FPGA设计 | 第53-56页 |
| 4.4.1 CPM调制器综合与仿真验证 | 第54-56页 |
| 4.5 CPM解调器FPGA设计 | 第56-61页 |
| 4.5.1 转移概率模块的设计 | 第56-57页 |
| 4.5.2 后向概率计算模块的设计 | 第57-58页 |
| 4.5.3 前向概率计算和判决模块设计 | 第58-59页 |
| 4.5.4 MAX*运算模块设计 | 第59-60页 |
| 4.5.5 CPM解调器时序仿真验证 | 第60-61页 |
| 4.6 系统测试 | 第61-64页 |
| 4.7 本章小结 | 第64-65页 |
| 结论 | 第65-66页 |
| 参考文献 | 第66-71页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第71-72页 |
| 致谢 | 第72页 |