基于SoPC技术的通用解码器
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-12页 |
| ·论文的背景和意义 | 第9页 |
| ·国内外研究现状 | 第9-11页 |
| ·论文的内容及作者的主要工作 | 第11-12页 |
| 第二章 相关技术介绍 | 第12-28页 |
| ·SoPC 技术概述 | 第12-13页 |
| ·Altera 公司的SoPC 技术解决方案 | 第13-17页 |
| ·Nios II 软核处理器 | 第13-15页 |
| ·开发工具 | 第15-17页 |
| ·Verilog 语言 | 第17-18页 |
| ·JPEG 标准 | 第18-24页 |
| ·JPEG 标准介绍 | 第18页 |
| ·JPEG 编码流程介绍 | 第18-24页 |
| ·离散余弦变换（DCT） | 第18-19页 |
| ·量化和zig-zag 变换 | 第19-21页 |
| ·熵编码 | 第21-24页 |
| ·MPEG-4 标准 | 第24-27页 |
| ·MPEG-4 标准介绍 | 第24-26页 |
| ·MPEG-4 SP | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第三章 通用解码器设计 | 第28-48页 |
| ·设计目的 | 第28页 |
| ·总体设计 | 第28-35页 |
| ·通用接口 | 第31-33页 |
| ·manageinplug 模块 | 第33-35页 |
| ·硬件匹配判断方法 | 第35页 |
| ·本设计的优点 | 第35页 |
| ·Nios II 添加IP 的方法 | 第35-39页 |
| ·开发步骤 | 第35-37页 |
| ·Avalon 总线规范 | 第37-39页 |
| ·Nios II 用户指令的定制 | 第39-45页 |
| ·定制指令的硬件接口 | 第40-43页 |
| ·定制指令的软件接口 | 第43-44页 |
| ·定制指令的具体步骤 | 第44-45页 |
| ·两种方法的比较 | 第45-46页 |
| ·系统开发流程 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 基于通用解码器的JPEG 解码插件 | 第48-65页 |
| ·总体设计 | 第48-49页 |
| ·JPEG 解码插件软件部分实现 | 第49-51页 |
| ·头解码函数 | 第49-50页 |
| ·通用接口实现 | 第50-51页 |
| ·JPEG DECODER 硬件加速器 | 第51-64页 |
| ·JPEG DECODER 硬件加速器总体结构 | 第51-52页 |
| ·熵解码模块设计 | 第52-58页 |
| ·熵解码原理 | 第52-53页 |
| ·熵解码模块总体设计 | 第53页 |
| ·Huffman 解码模块 | 第53-56页 |
| ·路径判断模块 | 第56-57页 |
| ·DPCM 模块 | 第57页 |
| ·游程长度解码模块 | 第57-58页 |
| ·反量化和反zig-zag 模块 | 第58-60页 |
| ·反量化和反zig-zag 模块设计思想 | 第58页 |
| ·反量化和反zig-zag 模块设计 | 第58-60页 |
| ·iDCT 变换 | 第60-64页 |
| ·iDCT 变换原理 | 第60-62页 |
| ·iDCT 模块设计 | 第62-64页 |
| ·本章小结 | 第64-65页 |
| 第五章 基于通用解码器的MPEG-4 硬件加速器 | 第65-71页 |
| ·总体设计 | 第65-66页 |
| ·软硬划分 | 第65页 |
| ·模块划分 | 第65-66页 |
| ·YUV-RGB 转换模块 | 第66-68页 |
| ·YUV-RGB 转换算法 | 第66-67页 |
| ·YUV-RGB 转换模块设计 | 第67-68页 |
| ·iDct 模块设计 | 第68-70页 |
| ·本章小结 | 第70-71页 |
| 第六章 系统分析和测试 | 第71-75页 |
| ·JPEG 解码插件测试 | 第71-72页 |
| ·MPEG-4 SP 硬件加速器性能测试 | 第72-75页 |
| ·测试用例 | 第72-74页 |
| ·测试结果 | 第74-75页 |
| 第七章 总结与展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 攻硕期间取得的研究成果 | 第80-81页 |
