基于多核处理器的H.264并行编码算法的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-16页 |
| ·课题背景 | 第9-10页 |
| ·研究内容 | 第10-11页 |
| ·论文研究的目的和意义 | 第11-12页 |
| ·国内外研究情况 | 第12-14页 |
| ·章节安排 | 第14-16页 |
| 第二章 多核处理器结构 | 第16-20页 |
| ·多核处理器概述 | 第16-18页 |
| ·多核处理器的发展过程 | 第16页 |
| ·多核处理器结构的特点 | 第16-18页 |
| ·多核处理器的应用模式 | 第18页 |
| ·多核处理器与并行算法 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 H.264 编码标准的体系结构 | 第20-29页 |
| ·H.264 编码标准发展综述 | 第20-21页 |
| ·H.264 编码标准的由来 | 第20-21页 |
| ·H.264 标准的特点 | 第21页 |
| ·H.264 编码标准的主要技术 | 第21-28页 |
| ·H.264 标准的层次结构 | 第21-23页 |
| ·H.264 编解码标准的关键技术 | 第23-25页 |
| ·H.264 编解码标准的技术优势 | 第25-28页 |
| ·本章小结 | 第28-29页 |
| 第四章 H.264 标准编码的流程 | 第29-37页 |
| ·层次编码流程分析 | 第29-36页 |
| ·功能编码流程分析 | 第36页 |
| ·本章小结 | 第36-37页 |
| 第五章 H.264 标准编码并行性分析 | 第37-46页 |
| ·H.264 标准编码的并行层次的划分 | 第37-41页 |
| ·图像组的并行 | 第38页 |
| ·帧的并行 | 第38-39页 |
| ·片和片组并行 | 第39页 |
| ·宏块的并行 | 第39-41页 |
| ·H.264 标准编码过程算法的并行性分析 | 第41-45页 |
| ·帧间预测 | 第41-42页 |
| ·帧内预测 | 第42页 |
| ·变换和反变换 | 第42-43页 |
| ·熵编码 | 第43-45页 |
| ·本章小结 | 第45-46页 |
| 第六章 H.264 标准的并行编码设计 | 第46-56页 |
| ·帧级并行编码设计 | 第46-48页 |
| ·片级并行编码设计 | 第48-50页 |
| ·宏块级并行编码设计 | 第50-52页 |
| ·算法数据级并行算法设计 | 第52-55页 |
| ·帧内预测 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 第七章 H.264 标准并行编码的实现 | 第56-63页 |
| ·帧级并行的实现 | 第56-59页 |
| ·帧类型的设置 | 第56-57页 |
| ·B 帧序列的确定和B 帧线程的创建 | 第57-58页 |
| ·主线程与B 帧线程的同步 | 第58-59页 |
| ·片级并行的实现 | 第59-60页 |
| ·设置分片数和片序列的确定 | 第59页 |
| ·片编码线程的建立 | 第59-60页 |
| ·宏块级并行的实现 | 第60-63页 |
| 第八章 总结与展望 | 第63-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |
| 攻硕期间取得的研究成果 | 第68-69页 |
