| 摘要 | 第1-6页 |
| ABSTRACT | 第6-13页 |
| 第一章 绪论 | 第13-24页 |
| ·深亚微米工艺下的片上互联 | 第13-14页 |
| ·目前的研究情况 | 第14-15页 |
| ·总线模型 | 第15-23页 |
| ·功耗模型 | 第15-20页 |
| ·延时模型 | 第20-23页 |
| ·差错模型 | 第23页 |
| ·本文的组织结构 | 第23-24页 |
| 第二章 DSM 总线编码技术 | 第24-42页 |
| ·总线编码 | 第24-25页 |
| ·低功耗编码 | 第25-26页 |
| ·串扰避免编码 | 第26-40页 |
| ·1C-CAC 编码 | 第27-31页 |
| ·2C-CAC 编码 | 第31-39页 |
| ·3C-CAC 编码 | 第39-40页 |
| ·差错控制编码 | 第40-41页 |
| ·小结 | 第41-42页 |
| 第三章 基于不等能力保护码和串扰避免码的联合码设计 | 第42-60页 |
| ·统一编码框架 | 第43-48页 |
| ·联合LPC 和CAC 码 | 第44-45页 |
| ·联合LPC 和ECC 码 | 第45-46页 |
| ·联合CAC 和ECC 码 | 第46-47页 |
| ·联合LPC，CAC 和ECC 码 | 第47-48页 |
| ·不等能力保护码 | 第48-50页 |
| ·联合不等能力保护码和串扰避免码 | 第50-52页 |
| ·仿真及其分析 | 第52-59页 |
| ·仿真模型及参数 | 第52-54页 |
| ·仿真结果及分析 | 第54-59页 |
| ·小结 | 第59-60页 |
| 第四章 针对包头局部编解码的分组混合编码设计 | 第60-68页 |
| ·基于NoC 结构的混合编码设计方式 | 第60-61页 |
| ·基于混合编码设计方式的总线编码设计 | 第61-65页 |
| ·仿真结果及其分析 | 第65-67页 |
| ·小结 | 第67-68页 |
| 第五章 结论 | 第68-70页 |
| ·本文总结 | 第68-69页 |
| ·总线编码的发展方向 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-76页 |
| 在学期间的研究成果 | 第76-77页 |