摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第13-20页 |
1.1 国外研究现状 | 第13-14页 |
1.2 国内研究现状 | 第14-15页 |
1.3 课题来源与研究的主要内容 | 第15-18页 |
1.4 本篇文章结构 | 第18-20页 |
第二章 需求分析 | 第20-28页 |
2.1 功能需求 | 第20-21页 |
2.2 外部接口需求 | 第21-22页 |
2.3 环境需求 | 第22-23页 |
2.4 性能需求 | 第23页 |
2.5 数据需求 | 第23-25页 |
2.6 IOP 数据元素要求 | 第25-26页 |
2.7 设计约束 | 第26页 |
2.8 软件合格性因素 | 第26-27页 |
2.9 合格性需求 | 第27页 |
2.10 本章小结 | 第27-28页 |
第三章 基于嵌入式系统的输入输出接口系统设计方案 | 第28-37页 |
3.1 系统设计的主要任务 | 第28页 |
3.2 基于单 PowerPC 内核的模块设计方案 | 第28-33页 |
3.2.1 硬件组成框图 | 第29-30页 |
3.2.2 详细分析 | 第30-33页 |
3.3 基于MPC860 处理器的模块设计方案 | 第33-35页 |
3.3.1 硬件组成框图 | 第33-34页 |
3.3.2 详细分析 | 第34-35页 |
3.4 两者优缺点比较 | 第35-36页 |
3.5 本章小结 | 第36-37页 |
第四章 显示总线通信协议设计 | 第37-50页 |
4.1 链路结构 | 第37-38页 |
4.2 物理层 | 第38-39页 |
4.2.1 电气特性 | 第38-39页 |
4.2.2 总线定时 | 第39页 |
4.3 逻辑链路控制 | 第39-42页 |
4.3.1 HDLC 帧结构 | 第39-41页 |
4.3.2 无效帧 | 第41-42页 |
4.4 显示总线通信协议层 | 第42-49页 |
4.4.1 逻辑链路的建立 | 第42-44页 |
4.4.2 信息传输过程 | 第44-47页 |
4.4.3 逻辑链路的释放 | 第47-48页 |
4.4.4 DPU 发送帧的信息段 | 第48页 |
4.4.5 DU 发送帧的信息段 | 第48-49页 |
4.5 显示器通道选择 | 第49页 |
4.6 本章小结 | 第49-50页 |
第五章 串行总线通信协议设计 | 第50-56页 |
5.1 物理结构与数据格式 | 第50-51页 |
5.2 总线通信要求 | 第51页 |
5.3 命令和应答 | 第51-54页 |
5.4 通讯故障 | 第54-55页 |
5.5 本章小结 | 第55-56页 |
第六章 基于嵌入式系统的详细设计及实现 | 第56-73页 |
6.1 硬件设计方案 | 第56-65页 |
6.2 布局布线 | 第65-67页 |
6.2.1 元件布局基本规则 | 第65-66页 |
6.2.2 元件布线规则 | 第66-67页 |
6.3 软件设计 | 第67-72页 |
6.3.1 软件总体设计 | 第67页 |
6.3.2 模块的启动地址 | 第67页 |
6.3.3 系统的BSP 配置 | 第67-68页 |
6.3.4 IOP 软件结构 | 第68-70页 |
6.3.5 系统状态和模式 | 第70-71页 |
6.3.6 内存和进程时间分配 | 第71-72页 |
6.4 本章小结 | 第72-73页 |
第七章 模块调试和测试结果 | 第73-81页 |
7.1 模块的调试和测试环境 | 第73页 |
7.2 模块的调试过程 | 第73-76页 |
7.3 模块的接口测试结果 | 第76-78页 |
7.4 功能测试 | 第78页 |
7.5 环境测试 | 第78页 |
7.6 主要接口性能测试 | 第78-80页 |
7.6.1 显示总线的测试 | 第78-79页 |
7.6.2 串行总线的测试 | 第79页 |
7.6.3 CPCI 总线测试 | 第79-80页 |
7.6.4 离散量采集和模拟量采集 | 第80页 |
7.6.5 以太网测试 | 第80页 |
7.7 本章小结 | 第80-81页 |
第八章 结束语和展望 | 第81-83页 |
8.1 本文工作回顾 | 第81页 |
8.2 成果及意义 | 第81-82页 |
8.3 存在的不足和展望 | 第82-83页 |
参考文献 | 第83-85页 |
附录 1 IOP 软件的数据流程图 | 第85-88页 |
致谢 | 第88-89页 |
作者攻读学位期间发表的论文 | 第89页 |