无线通信系统中流水线模数转换器的低成本低功耗研究与设计
| 摘要 | 第8-9页 |
| Abstract | 第9页 |
| 第一章 引言 | 第10-14页 |
| 1.1 研究背景 | 第10-11页 |
| 1.2 研究现状及选题意义 | 第11-12页 |
| 1.3 本文目标 | 第12页 |
| 1.4 论文主要工作与组织结构 | 第12-14页 |
| 第二章 模数转换器概述 | 第14-20页 |
| 2.1 模数转换器的定义 | 第14-16页 |
| 2.2 模数转换器的性能指标 | 第16-19页 |
| 2.2.1 静态特性 | 第16-17页 |
| 2.2.2 动态参数 | 第17-18页 |
| 2.2.3 性能参数 | 第18-19页 |
| 2.3 模数转换器的分类 | 第19-20页 |
| 第三章 流水线模数转换器系统设计 | 第20-33页 |
| 3.1 流水线结构ADC原理 | 第20-21页 |
| 3.2 每级1.5比特流水线ADC结构 | 第21-25页 |
| 3.2.1 每级1.5比特数字校正算法分析 | 第22-23页 |
| 3.2.2 1.5比特每级结构实现 | 第23-25页 |
| 3.3 采样保持电路 | 第25-27页 |
| 3.3.1 概述 | 第25-26页 |
| 3.3.2 底板采样技术 | 第26-27页 |
| 3.4 流水线ADC误差来源分析 | 第27-30页 |
| 3.4.1 电容失配 | 第27-28页 |
| 3.4.2 运放有限增益和带宽 | 第28-29页 |
| 3.4.3 热噪声 | 第29页 |
| 3.4.4 整体误差分析 | 第29-30页 |
| 3.5 运放共享与逐级缩放 | 第30-33页 |
| 3.5.1 级间运放共享技术 | 第31-32页 |
| 3.5.2 电容逐级缩放技术 | 第32-33页 |
| 第四章 10位50兆流水线ADC电路设计 | 第33-59页 |
| 4.1 ADC面积优化设计 | 第33-36页 |
| 4.1.1 3.3V电源电压的采用 | 第33-34页 |
| 4.1.2 改进型CMOS采样开关 | 第34-36页 |
| 4.2 采样保持电路设计 | 第36-40页 |
| 4.2.1 采样保持电路结构 | 第36-37页 |
| 4.2.2 实际电路实现 | 第37-40页 |
| 4.3 运算放大器的设计 | 第40-51页 |
| 4.3.1 运算放大器性能指标 | 第40-42页 |
| 4.3.2 运算放大器的结构选取 | 第42-43页 |
| 4.3.3 套筒式运放主运放设计 | 第43-45页 |
| 4.3.4 辅助运放设计 | 第45-47页 |
| 4.3.5 开关电容共模反馈 | 第47页 |
| 4.3.6 运放偏置电路 | 第47-48页 |
| 4.3.7 与运放相关性能仿真 | 第48-51页 |
| 4.4 运放共享MDAC的设计 | 第51-54页 |
| 4.4.1 运放共享式MDAC中的非理想因素 | 第51-53页 |
| 4.4.2 控制时序的优化 | 第53页 |
| 4.4.3 各级MDAC的性能仿真 | 第53-54页 |
| 4.5 比较器的设计 | 第54-55页 |
| 4.6 时钟产生电路设计 | 第55-57页 |
| 4.7 数字校正电路 | 第57-58页 |
| 4.8 其他外围电路 | 第58-59页 |
| 第五章 芯片实现与后仿真 | 第59-68页 |
| 5.1 芯片接口设计 | 第59-60页 |
| 5.2 版图设计 | 第60-65页 |
| 5.2.1 整体版图规划布局 | 第60-61页 |
| 5.2.2 匹配对称性设计 | 第61-62页 |
| 5.2.3 布局布线 | 第62-63页 |
| 5.2.4 局部及整体版图实现 | 第63-65页 |
| 5.3 ADC整体后仿真 | 第65-67页 |
| 5.4 测试方案 | 第67-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 6.1 总结 | 第68-69页 |
| 6.2 未来工作展望 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-75页 |
