高精度ADC时钟系统设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 高速ADC时钟质量问题 | 第8-9页 |
| 1.2 高速时钟信号的基板材料 | 第9-10页 |
| 1.3 国内外发展概述 | 第10-11页 |
| 1.4 选题的目的及意义 | 第11页 |
| 1.5 论文结构 | 第11-13页 |
| 第二章 高速时钟信号分析基础理论 | 第13-19页 |
| 2.1 影响时钟信号质量的噪声问题 | 第13-18页 |
| 2.1.1 反射 | 第13-16页 |
| 2.1.2 串扰 | 第16-18页 |
| 2.1.3 其他噪声因素 | 第18页 |
| 2.2 本章小结 | 第18-19页 |
| 第三章 高速时钟信号产生与传输电路设计 | 第19-40页 |
| 3.1 用锁相环产生高速时钟信号 | 第19-21页 |
| 3.2 高速信号传输路径设计 | 第21-38页 |
| 3.2.1 多层印制电路板工艺介绍 | 第21-23页 |
| 3.2.2 传输线理论与高频效应 | 第23-27页 |
| 3.2.3 窄频阻抗匹配设计基础理论 | 第27-30页 |
| 3.2.4 宽频阻抗匹配设计基础理论 | 第30-31页 |
| 3.2.5 滤波器性能参数 | 第31-34页 |
| 3.2.6 滤波器归一化低通原型 | 第34-36页 |
| 3.2.7 频率变换 | 第36-38页 |
| 3.3 多层印刷电路设计规则 | 第38-39页 |
| 3.4 本章小结 | 第39-40页 |
| 第四章 高精度时钟系统设计与仿真 | 第40-55页 |
| 4.1 高速时钟信号失真对模数转换器影响仿真 | 第40-42页 |
| 4.2 有限频宽匹配网络中高速信号基本理论与分析 | 第42-46页 |
| 4.2.1 有限频宽对高速时钟信号失真的影响 | 第42-43页 |
| 4.2.2 阻抗不匹配对高速时钟信号失真的影响 | 第43-46页 |
| 4.3 宽频滤波器设计 | 第46-50页 |
| 4.4 多层印制电路板的传输线阻抗匹配分析 | 第50-54页 |
| 4.5 本章小结 | 第54-55页 |
| 第五章 阻抗匹配仿真与PCB测试 | 第55-62页 |
| 5.1 传输线设计与等效电路仿真 | 第55-57页 |
| 5.2 PCB后仿真与测试 | 第57-60页 |
| 5.2.1 数字信号和模拟电源隔离度信号仿真 | 第57-58页 |
| 5.2.2 同步开关噪声测试 | 第58-60页 |
| 5.3 本章小结 | 第60-62页 |
| 第六章 总结与展望 | 第62-64页 |
| 6.1 工作总结 | 第62-63页 |
| 6.2 工作展望 | 第63-64页 |
| 参考文献 | 第64-69页 |
| 发表论文和科研情况说明 | 第69-70页 |
| 致谢 | 第70-71页 |
