海洋一体化探测系统数据采集处理平台设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 论文研究背景及意义 | 第10-11页 |
| 1.2 国内外发展与现状 | 第11-12页 |
| 1.3 论文的主要内容 | 第12-14页 |
| 第2章 数据采集处理平台方案设计 | 第14-21页 |
| 2.1 海洋一体化探测系统总体结构 | 第14-15页 |
| 2.2 数据采集处理平台的功能需求 | 第15页 |
| 2.3 数据采集处理平台方案设计 | 第15-20页 |
| 2.3.1 数据采集处理平台硬件方案 | 第15-17页 |
| 2.3.2 数据采集处理平台软件方案 | 第17-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第3章 数据采集处理平台硬件电路设计 | 第21-37页 |
| 3.1 电源模块设计 | 第21-24页 |
| 3.1.1 48V转5V电路设计 | 第21-23页 |
| 3.1.2 直流5V转3.3V电路设计 | 第23页 |
| 3.1.3 电源监控电路设计 | 第23-24页 |
| 3.2 采样模块电路设计 | 第24-25页 |
| 3.2.1 AD7657芯片简介 | 第24-25页 |
| 3.2.2 A/D电路结构设计 | 第25页 |
| 3.3 D/A数模转换电路设计 | 第25-27页 |
| 3.3.1 MAX5442芯片简介 | 第26页 |
| 3.3.2 D/A数模转换电路结构设计 | 第26-27页 |
| 3.4 FPGA模块电路设计 | 第27-29页 |
| 3.4.1 FPGA芯片的选取 | 第27页 |
| 3.4.2 采集FPGA硬件电路设计 | 第27-28页 |
| 3.4.3 算法FPGA硬件电路设计 | 第28页 |
| 3.4.4 控制FPGA硬件电路设计 | 第28-29页 |
| 3.5 DSP模块电路设计 | 第29页 |
| 3.5.1 DSP芯片的选取 | 第29页 |
| 3.5.2 DSP模块电路设计 | 第29页 |
| 3.6 温度监测模块设计 | 第29-30页 |
| 3.7 网口通信电路设计 | 第30-33页 |
| 3.7.1 W5300网口芯片简介 | 第30-31页 |
| 3.7.2 W5300电路结构设计 | 第31-33页 |
| 3.8 串口通信电路设计 | 第33-34页 |
| 3.9 硬件电路可靠性分析及PCB板设计 | 第34-36页 |
| 3.10 本章小结 | 第36-37页 |
| 第4章 数据采集处理平台的硬件逻辑及软件设计 | 第37-60页 |
| 4.1 QSYS系统搭建 | 第37-38页 |
| 4.2 采集模块逻辑设计 | 第38-43页 |
| 4.2.1 采集模块采样率 | 第38-41页 |
| 4.2.2 采样芯片逻辑设计 | 第41-43页 |
| 4.2.3 采样逻辑仿真 | 第43页 |
| 4.3 D/A数模转换模块控制逻辑 | 第43-45页 |
| 4.3.1 MAX5442简介 | 第43-44页 |
| 4.3.2 增益控制曲线 | 第44-45页 |
| 4.3.3 控制逻辑编写 | 第45页 |
| 4.4 温度监测模块逻辑设计 | 第45-47页 |
| 4.4.1 DS18B20逻辑设计 | 第45-47页 |
| 4.4.2 DS18B20逻辑仿真 | 第47页 |
| 4.5 网络模块逻辑设计 | 第47-50页 |
| 4.6 FPGA与DSP间通信逻辑 | 第50-52页 |
| 4.6.1 UPP接口逻辑设计 | 第50-51页 |
| 4.6.2 I2C接口逻辑设计 | 第51-52页 |
| 4.6.3 SPI接口逻辑设计 | 第52页 |
| 4.7 FPGA间通信逻辑 | 第52-53页 |
| 4.8 NIOS Ⅱ软件设计 | 第53-59页 |
| 4.8.1 PPS中断服务程序 | 第54页 |
| 4.8.2 同步中断服务程序 | 第54-55页 |
| 4.8.3 定时器timer1中断服务程序 | 第55页 |
| 4.8.4 串口中断服务程序 | 第55-56页 |
| 4.8.5 SPI中断服务程序 | 第56-57页 |
| 4.8.6 上位机网络中断服务程序 | 第57页 |
| 4.8.7 采样中断服务程序 | 第57-58页 |
| 4.8.8 NIOS Ⅱ主程序 | 第58-59页 |
| 4.9 本章小结 | 第59-60页 |
| 第5章 平台的调试与验证 | 第60-66页 |
| 5.1 电源模块测试 | 第60-61页 |
| 5.2 ADC采样模块调试 | 第61-62页 |
| 5.3 网络模块调试 | 第62-64页 |
| 5.4 串口模块调试 | 第64页 |
| 5.5 FPGA与DSP通信测试 | 第64-65页 |
| 5.6 DAC数模转换模块调试 | 第65页 |
| 5.7 本章小节 | 第65-66页 |
| 结论 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第70-71页 |
| 致谢 | 第71-72页 |
| 附录 | 第72-73页 |
