物理网络芯片与FPGA结合的向量网交换机的实现
| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 序言 | 第9-12页 |
| 1 引言 | 第12-17页 |
| 1.1 研究背景及意义 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-15页 |
| 1.3 论文主要工作 | 第15-16页 |
| 1.4 论文组织结构 | 第16页 |
| 1.5 本章小结 | 第16-17页 |
| 2 向量网及硬件设计流程相关介绍 | 第17-22页 |
| 2.1 向量网相关技术 | 第17-20页 |
| 2.1.1 向量网层次架构 | 第17-18页 |
| 2.1.2 向量网编码方法与交换过程 | 第18-19页 |
| 2.1.3 向量网的技术优势 | 第19-20页 |
| 2.2 硬件开发设计的一般流程 | 第20-21页 |
| 2.3 本章小结 | 第21-22页 |
| 3 向量网交换机硬件系统设计方案 | 第22-27页 |
| 3.1 向量网交换机硬件设计目标 | 第22-23页 |
| 3.2 以往向量网交换机的设计方案 | 第23-25页 |
| 3.2.1 基于51单片机的向量网交换机方案 | 第23-24页 |
| 3.2.2 基于NetFPGA的向量网交换机方案 | 第24-25页 |
| 3.3 基于FPGA的向量网交换机硬件系统架构 | 第25-26页 |
| 3.4 本章小结 | 第26-27页 |
| 4 向量网交换机硬件系统电路设计 | 第27-58页 |
| 4.1 MAC模块 | 第27-36页 |
| 4.1.1 芯片选择 | 第27-31页 |
| 4.1.2 芯片介绍 | 第31-33页 |
| 4.1.3 电路设计 | 第33-36页 |
| 4.2 PHY模块 | 第36-47页 |
| 4.2.1 芯片选择 | 第36-38页 |
| 4.2.2 芯片介绍 | 第38-41页 |
| 4.2.3 电路设计 | 第41-47页 |
| 4.3 RJ45模块 | 第47-49页 |
| 4.3.1 模块选择 | 第47页 |
| 4.3.2 模块介绍 | 第47-48页 |
| 4.3.3 电路设计 | 第48-49页 |
| 4.4 电源模块 | 第49-53页 |
| 4.4.1 模块选择 | 第49-50页 |
| 4.4.2 模块介绍 | 第50-51页 |
| 4.4.3 电路设计 | 第51-53页 |
| 4.5 PHY模块与RJ45模块连接电路 | 第53页 |
| 4.6 MAC模块与PHY模块连接电路 | 第53-57页 |
| 4.7 本章小结 | 第57-58页 |
| 5 向量网交换机PCB设计 | 第58-63页 |
| 5.1 PCB分层设计 | 第58-59页 |
| 5.2 PCB布局设计 | 第59-60页 |
| 5.3 PCB布线设计 | 第60-62页 |
| 5.4 本章小结 | 第62-63页 |
| 6 向量网交换机硬件调试与测试 | 第63-71页 |
| 6.1 硬件调试 | 第63-66页 |
| 6.2 硬件测试 | 第66-70页 |
| 6.3 本章小结 | 第70-71页 |
| 7 总结与展望 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 作者简历及攻读硕士学位期间取得的研究成果 | 第74-76页 |
| 学位论文数据集 | 第76页 |
