低延时视频转换系统的研究与设计
| 摘要 | 第5-7页 |
| 英文摘要 | 第7-8页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 课题背景及研究意义 | 第11页 |
| 1.2 视频解码编码的研究进展 | 第11-12页 |
| 1.3 常见视频格式和编码标准 | 第12-15页 |
| 1.4 本文内容安排 | 第15-16页 |
| 第二章 低延迟视频转换系统的技术基础 | 第16-30页 |
| 2.1 硬件设计 | 第16-20页 |
| 2.1.1 信号完整性的基本概念 | 第16-17页 |
| 2.1.2 电源完整性的基本概念 | 第17-18页 |
| 2.1.3 高速电路的设计方法 | 第18-20页 |
| 2.2 FPGA器件特点 | 第20-25页 |
| 2.2.1 FPGA芯片结构 | 第20-22页 |
| 2.2.2 FPGA配置方法 | 第22-23页 |
| 2.2.3 FPGA开发流程 | 第23-25页 |
| 2.3 JPEG编码算法 | 第25-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 低延迟视频转换系统硬件设计 | 第30-38页 |
| 3.1 视频编解码系统的总体设计方案 | 第30-32页 |
| 3.1.1 输入/编码模块 | 第30-31页 |
| 3.1.2 输出/解码模块 | 第31-32页 |
| 3.2 单板结构 | 第32-36页 |
| 3.2.1 FPGA核心板电路设计 | 第32-34页 |
| 3.2.2 电源设计 | 第34-35页 |
| 3.2.3 接口板设计 | 第35-36页 |
| 3.3 本章小结 | 第36-38页 |
| 第四章 FPGA片上系统设计与实现 | 第38-47页 |
| 4.1 PowerPC405应用 | 第38-39页 |
| 4.2 视频压缩编码和解压算法实现 | 第39-42页 |
| 4.2.1 编解码方案选择 | 第39-40页 |
| 4.2.2 编解码方案系统实现 | 第40-42页 |
| 4.3 网络通信LwlP协议栈应用 | 第42-44页 |
| 4.4 编码器软件整体结构 | 第44-46页 |
| 4.5 本章小结 | 第46-47页 |
| 第五章 设计结果 | 第47-67页 |
| 5.1 硬件图 | 第47-58页 |
| 5.1.1 工程原理图 | 第47-50页 |
| 5.1.2 PCB设计 | 第50-57页 |
| 5.1.3 实物图 | 第57-58页 |
| 5.2 软件设计 | 第58-62页 |
| 5.2.1 系统布局设计 | 第58-62页 |
| 5.2.2 PowerPc405软核设计 | 第62页 |
| 5.3 运行结果 | 第62-65页 |
| 5.4 本章小结 | 第65-67页 |
| 第六章 总结与展望 | 第67-69页 |
| 6.1 总结 | 第67页 |
| 6.2 展望 | 第67-69页 |
| 参考文献 | 第69-73页 |
| 致谢 | 第73-75页 |
