大容量高速数据记录器的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-6页 |
| 目录 | 第6-8页 |
| 1 绪论 | 第8-13页 |
| ·课题研究的目的及意义 | 第8页 |
| ·国内外研究现状 | 第8-11页 |
| ·国外研究现状 | 第9-10页 |
| ·国内研究现状 | 第10-11页 |
| ·本文的内容及结构安排 | 第11-13页 |
| 2 系统设计和方案设计 | 第13-18页 |
| ·系统整体组成部分 | 第13页 |
| ·数据记录器的技术指标 | 第13-14页 |
| ·总体方案设计 | 第14-17页 |
| ·高速数据接收设计 | 第14-15页 |
| ·缓存单元设计 | 第15-16页 |
| ·存储单元设计 | 第16-17页 |
| ·本章小结 | 第17-18页 |
| 3 硬件电路的设计与实现 | 第18-28页 |
| ·电源部分设计 | 第18-21页 |
| ·接收单元设计 | 第21-22页 |
| ·时钟设计 | 第21页 |
| ·电源以及电源滤波电路 | 第21-22页 |
| ·缓存单元设计 | 第22-23页 |
| ·存储单元设计 | 第23-24页 |
| ·印制电路板的设计 | 第24-26页 |
| ·RocketIO GTP 布线设计 | 第24-25页 |
| ·DDR2 SDRAM 布线设计 | 第25-26页 |
| ·本章小结 | 第26-28页 |
| 4 程序设计 | 第28-45页 |
| ·FPGA 选型 | 第28-29页 |
| ·接收单元程序设计 | 第29-34页 |
| ·缓存单元程序设计 | 第34-39页 |
| ·存储单元程序设计 | 第39-43页 |
| ·无效块管理 | 第39-41页 |
| ·交叉双平面技术 | 第41-43页 |
| ·本章小结 | 第43-45页 |
| 5 系统功能测试与可靠性分析 | 第45-50页 |
| ·测试系统概述 | 第45页 |
| ·系统功能测试 | 第45-49页 |
| ·可靠性分析 | 第49页 |
| ·本章小结 | 第49-50页 |
| 6 总结与展望 | 第50-52页 |
| ·工作总结 | 第50页 |
| ·展望 | 第50-52页 |
| 参考文献 | 第52-55页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第55-56页 |
| 致谢 | 第56-57页 |
