基于Tilera众核处理器的高清实时视频处理软件设计
| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 目次 | 第7-10页 |
| 1 绪论 | 第10-17页 |
| ·课题背景和意义 | 第10-14页 |
| ·背景和意义 | 第10-11页 |
| ·高清视频技术的发展和现状 | 第11-12页 |
| ·众核处理器的发展和现状 | 第12-14页 |
| ·课题研究内容和章节结构 | 第14-17页 |
| ·课题的研究内容 | 第14-15页 |
| ·课题的章节结构 | 第15-17页 |
| 2 相关技术介绍 | 第17-27页 |
| ·数字视频处理 | 第17-21页 |
| ·概述 | 第17-18页 |
| ·视频图像缩放 | 第18-19页 |
| ·数字视频融合和OSD叠加 | 第19-21页 |
| ·众核处理技术 | 第21-26页 |
| ·众核处理器关键技术 | 第21-23页 |
| ·Tilera众核处理器 | 第23-24页 |
| ·众核并行编程 | 第24-26页 |
| ·本章小结 | 第26-27页 |
| 3 高清视频处理系统总体设计 | 第27-32页 |
| ·硬件总体结构 | 第27-28页 |
| ·软件总体结构 | 第28-30页 |
| ·实时视频处理软件架构 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 4 高清实时视频处理软件详细设计 | 第32-50页 |
| ·模块间通信 | 第32-35页 |
| ·内部消息交互 | 第32-34页 |
| ·内部数据交互 | 第34-35页 |
| ·视频采集模块 | 第35-40页 |
| ·模块进程结构 | 第35-37页 |
| ·与FPGA的交互 | 第37-40页 |
| ·视频处理模块 | 第40-47页 |
| ·模块进程结构 | 第40-42页 |
| ·图像缩放的实现 | 第42-44页 |
| ·OSD叠加的实现 | 第44-47页 |
| ·视频送显模块 | 第47-49页 |
| ·模块进程结构 | 第47-48页 |
| ·与FPGA的交互 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 5 低时延方案设计 | 第50-63页 |
| ·并行架构设计 | 第50-55页 |
| ·任务划分 | 第50-54页 |
| ·任务间通信 | 第54-55页 |
| ·采集方案优化 | 第55-59页 |
| ·采集的时延分析 | 第55-57页 |
| ·采集单位的选择 | 第57-59页 |
| ·程序优化 | 第59-62页 |
| ·指令优化 | 第59-60页 |
| ·编译器优化 | 第60-61页 |
| ·其他优化 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 6 系统测试及结果分析 | 第63-72页 |
| ·测试概要 | 第63-65页 |
| ·测试环境 | 第64-65页 |
| ·测试内容 | 第65页 |
| ·测试结果及分析 | 第65-71页 |
| ·功能测试 | 第65-67页 |
| ·性能测试 | 第67-71页 |
| ·本章小结 | 第71-72页 |
| 7 总结与展望 | 第72-74页 |
| ·总结 | 第72-73页 |
| ·展望 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 作者简历 | 第77页 |
