基于FPGA的高速数据采集系统设计
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-14页 |
| §1.1 项目研究背景 | 第9-10页 |
| §1.2 数据采集技术发展动态 | 第10-12页 |
| §1.3 本论文的主要工作 | 第12-14页 |
| 第二章 数据采集基础理论 | 第14-20页 |
| §2.1 奈奎斯特采样定理 | 第14-15页 |
| §2.2 带通采样定理 | 第15-17页 |
| §2.3 量化与编码 | 第17页 |
| §2.4 ADC主要动态特性参数 | 第17-20页 |
| 第三章 系统结构与硬件设计 | 第20-43页 |
| §3.1 系统整体设计 | 第20-22页 |
| §3.1.1 回波信号特征及需求 | 第20-21页 |
| §3.1.2 系统基本框架 | 第21-22页 |
| §3.2 信号调理电路 | 第22-25页 |
| §3.3 ADC的选型与设计 | 第25-31页 |
| §3.3.1 ADC的主流结构类型 | 第25-28页 |
| §3.3.2 ADC芯片选型 | 第28-30页 |
| §3.3.3 ADC应用电路设计 | 第30-31页 |
| §3.4 数据处理与控制部分 | 第31-33页 |
| §3.5 数据存储部分 | 第33-35页 |
| §3.6 系统通讯接口 | 第35-37页 |
| §3.7 系统工程电路实现 | 第37-43页 |
| §3.7.1 信号完整性问题 | 第38-39页 |
| §3.7.2 系统PCB设计 | 第39-43页 |
| 第四章 系统FPGA内部逻辑设计 | 第43-64页 |
| §4.1 FPGA设计与开发流程 | 第43-46页 |
| §4.2 系统FPGA内部逻辑结构 | 第46-47页 |
| §4.3 SDRAM控制逻辑设计 | 第47-55页 |
| §4.3.1 SDRAM基本操作与工作时序 | 第47-50页 |
| §4.3.2 SDRAM控制逻辑结构设计 | 第50-54页 |
| §4.3.3 SDRAM控制逻辑仿真 | 第54-55页 |
| §4.4 采集数据组织方式 | 第55-61页 |
| §4.4.1 数据组织结构 | 第56-58页 |
| §4.4.2 数据组织过程 | 第58-60页 |
| §4.4.3 数据组织模块的实现与仿真 | 第60-61页 |
| §4.5 系统控制状态机计 | 第61-62页 |
| §4.6 数字逻辑设计总结 | 第62-64页 |
| §4.6.1 基本原则 | 第62-63页 |
| §4.6.2 状态机设计要点 | 第63-64页 |
| 第五章 系统调试与分析 | 第64-72页 |
| §5.1 电路板调试 | 第64-66页 |
| §5.2 RFID模拟回波信号采集 | 第66-67页 |
| §5.3 ADC性能测试 | 第67-72页 |
| §5.3.1 FFT测试方法 | 第67-68页 |
| §5.3.2 测试结果与分析 | 第68-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 参考文献 | 第74-80页 |
| 致谢 | 第80-81页 |
