| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·频率合成技术的发展概况 | 第8-9页 |
| ·国内外发展现状与趋势 | 第9页 |
| ·项目的背景和意义 | 第9-10页 |
| ·主要工作和成果 | 第10-11页 |
| ·论文结构安排 | 第11-12页 |
| 第二章 基本理论 | 第12-23页 |
| ·锁相环(PLL)技术 | 第12-16页 |
| ·鉴相器(PD) | 第12-13页 |
| ·环路滤波器(LF) | 第13-15页 |
| ·压控振荡器(VCO：Voltage Controlled Osillator) | 第15-16页 |
| ·直接数字频率合成技术 | 第16-20页 |
| ·DDS的组成元素及功能 | 第16-17页 |
| ·DDS的相位噪声和杂散 | 第17-20页 |
| ·时钟抖动对合成信号的影响 | 第17-18页 |
| ·相位截断对合成信号频谱的影响 | 第18-19页 |
| ·数/模变换器非线性对合成信号频谱的影响 | 第19-20页 |
| ·正交调制器原理与分析 | 第20-23页 |
| ·基带信号的上变频调制 | 第20-21页 |
| ·正交调制器的误差分析 | 第21-23页 |
| 第三章 C频段小步进低相噪频率综合器的方案设计 | 第23-35页 |
| ·项目指标要求 | 第23页 |
| ·系统原理方案及工作原理 | 第23-27页 |
| ·系统功能结构框图 | 第23-26页 |
| ·单元功能说明及接口 | 第26-27页 |
| ·系统主要技术指标分析与计算 | 第27-35页 |
| ·系统相噪特性分析 | 第27-32页 |
| ·系统杂散抑制分析 | 第32-35页 |
| 第四章 C频段小步进低相噪频率综合器的实现 | 第35-49页 |
| ·DDS时钟单元的实现 | 第35-37页 |
| ·参考源单元的实现 | 第37-38页 |
| ·本振单元的实现 | 第38-40页 |
| ·DDS及正交混频模块实现 | 第40-45页 |
| ·DDS的选择和实现 | 第40-41页 |
| ·正交混频器的选择与实现 | 第41-43页 |
| ·ARM的选型和软件实现 | 第43-45页 |
| ·放大器的选择和实现 | 第45页 |
| ·4倍频跟踪环模块的实现 | 第45-47页 |
| ·输出带通滤波器的实现 | 第47-48页 |
| ·结构设计 | 第48-49页 |
| 第五章 系统的调试与测试 | 第49-56页 |
| ·系统调试工具 | 第49页 |
| ·专用控制台 | 第49页 |
| ·调试步骤 | 第49-53页 |
| ·调试流程 | 第50页 |
| ·DDS时钟单元、参考源单元、本振单元的调试 | 第50-52页 |
| ·ARM+DDS的调试 | 第52页 |
| ·正交混频器的调试 | 第52页 |
| ·放大器的调试 | 第52-53页 |
| ·整件联合调试 | 第53页 |
| ·测试结果 | 第53-55页 |
| ·测试结论 | 第55-56页 |
| 第六章 总结 | 第56-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-61页 |
| 攻读硕士学位期间参加的学术交流和取得的研究成果 | 第61页 |