SHA-1算法在HDCP中继器中的应用
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 致谢 | 第7-12页 |
| 第一章 绪论 | 第12-15页 |
| ·研究背景 | 第12页 |
| ·SHA-1 算法的研究现状 | 第12-14页 |
| ·相关技术的发展 | 第14-15页 |
| 第二章 HDCP 系统的分析与研究 | 第15-30页 |
| ·HDCP 概述 | 第15-16页 |
| ·HDCP 授权验证协议 | 第16-23页 |
| ·授权验证第一部分 | 第17-18页 |
| ·授权验证第二部分 | 第18-22页 |
| ·授权验证第三部分 | 第22-23页 |
| ·HDCP 中继器 | 第23-29页 |
| ·中继器下游链接状态图 | 第23-25页 |
| ·下游中继器授权验证 | 第25-27页 |
| ·上游中继器授权验证 | 第27-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 SHA-1 算法 | 第30-43页 |
| ·SHA-1 算法简介 | 第30-31页 |
| ·SHA-1 算法的分析 | 第31-36页 |
| ·SHA-1 算法效率分析及改进 | 第36-42页 |
| ·SHA-1 算法的效率分析 | 第36-37页 |
| ·流水线结构 | 第37-38页 |
| ·并行运算结构 | 第38-40页 |
| ·循环展开结构 | 第40-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 SHA-1 算法的硬件设计与仿真 | 第43-59页 |
| ·硬件实现 SHA-1 算法的标准方案 | 第43-44页 |
| ·硬件电路的实现 | 第44-56页 |
| ·顶层设计 | 第45-46页 |
| ·存储模块 | 第46-47页 |
| ·控制模块 | 第47-49页 |
| ·信息块分组与字扩展模块 | 第49-51页 |
| ·迭代运算模块 | 第51-56页 |
| ·硬件电路的仿真 | 第56-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 总结 | 第59-60页 |
| 参考文献 | 第60-64页 |
| 攻读硕士学位期间发表的论文 | 第64-65页 |