超高频无源RFID物理设计与低功耗时钟树综合
| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景 | 第7-8页 |
| ·国内外研究现状 | 第8-9页 |
| ·研究内容和研究成果 | 第9页 |
| ·论文的组织结构 | 第9-11页 |
| 第二章 CMOS电路功耗原理及低功耗设计方法 | 第11-27页 |
| ·CMOS电路功耗原理 | 第11-18页 |
| ·静态功耗 | 第11-14页 |
| ·动态功耗 | 第14-18页 |
| ·低功耗设计方法 | 第18-26页 |
| ·系统级功耗优化技术 | 第18页 |
| ·逻辑功耗优化 | 第18-20页 |
| ·时钟门控 | 第20-21页 |
| ·多电源多电压设计 | 第21-23页 |
| ·电源关断 | 第23-25页 |
| ·动态电压与频率调整技术 | 第25-26页 |
| ·小结 | 第26-27页 |
| 第三章 UHF RFID数字基带低功耗构架设计 | 第27-37页 |
| ·RFID系统原理 | 第27-28页 |
| ·UHF RFID系统构架 | 第28-30页 |
| ·数字基带设计需求 | 第30-32页 |
| ·数字基带低功耗构架设计 | 第32-36页 |
| ·小结 | 第36-37页 |
| 第四章 UHF RFID全芯片物理设计实现 | 第37-67页 |
| ·ASIC/SOC物理设计主要流程 | 第37-39页 |
| ·布局规划 | 第39-46页 |
| ·确定芯片尺寸 | 第40页 |
| ·10单元选择、排列与放置 | 第40-44页 |
| ·标准单元放置规划 | 第44页 |
| ·硬核的放置 | 第44-46页 |
| ·时序设置 | 第46-48页 |
| ·单元放置 | 第48-49页 |
| ·时钟树综合 | 第49-55页 |
| ·常见时钟树结构 | 第49-51页 |
| ·时钟树设计方法 | 第51-55页 |
| ·布线 | 第55-56页 |
| ·全局布线 | 第55-56页 |
| ·轨道分配 | 第56页 |
| ·详细布线 | 第56页 |
| ·可制造性设计 | 第56-66页 |
| ·串扰分析与修复 | 第57-60页 |
| ·天线效应修复 | 第60-64页 |
| ·其他可制造性设计步骤 | 第64-66页 |
| ·小结 | 第66-67页 |
| 第五章 时钟树低功耗优化 | 第67-77页 |
| ·时钟树功耗计算 | 第67-70页 |
| ·时钟树综合的优化 | 第70-76页 |
| ·时钟树构建单元的选择 | 第70-72页 |
| ·时钟树平衡方式选择 | 第72-76页 |
| ·小结 | 第76-77页 |
| 第六章 总结 | 第77-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-85页 |
| 研究成果 | 第85页 |
