具有预加重和均衡的高速CML接口电路设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-13页 |
| 第一章 绪论 | 第13-18页 |
| ·课题背景及意义 | 第13-15页 |
| ·国内外相关研究 | 第15-16页 |
| ·工作内容及安排 | 第16-18页 |
| 第二章 高速接口电路总体设计基础 | 第18-37页 |
| ·接口电路实现方式 | 第18-21页 |
| ·差分传输方式 | 第18-19页 |
| ·串行传输方式 | 第19-21页 |
| ·信号完整性问题 | 第21-24页 |
| ·影响信号完整性的因素 | 第21页 |
| ·各种因素的解决方法 | 第21-24页 |
| ·高速背板通信中的码间串扰 | 第24-27页 |
| ·均衡技术 | 第27-31页 |
| ·带宽拓展技术 | 第31-36页 |
| ·并联峰化技术 | 第31-34页 |
| ·电容中和技术 | 第34-35页 |
| ·有源反馈技术 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第三章 高速接口电路发送器设计 | 第37-56页 |
| ·驱动器设计 | 第37-44页 |
| ·CML 驱动器设计方法 | 第37-42页 |
| ·驱动器电路设计 | 第42-43页 |
| ·驱动器电路仿真 | 第43-44页 |
| ·背板通道建模 | 第44-47页 |
| ·预加重电路设计 | 第47-55页 |
| ·VGA 电路设计 | 第48-50页 |
| ·延迟电路设计 | 第50-53页 |
| ·抽头系数的确定 | 第53页 |
| ·预加重电路仿真 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 第四章 高速接口电路接收器设计 | 第56-80页 |
| ·接收器设计 | 第56-62页 |
| ·接收器总体框架 | 第56-57页 |
| ·接收放大器设计 | 第57-62页 |
| ·均衡器设计 | 第62-66页 |
| ·均衡器常用实现方式 | 第62-64页 |
| ·均衡器电路设计 | 第64-65页 |
| ·均衡器仿真 | 第65-66页 |
| ·信号丢失检测电路设计 | 第66-75页 |
| ·LOS 电路整体结构 | 第67-69页 |
| ·峰值检测器设计 | 第69-71页 |
| ·共模转换电路设计 | 第71-72页 |
| ·比较器设计 | 第72-74页 |
| ·LOS 电路仿真 | 第74-75页 |
| ·版图设计与验证 | 第75-79页 |
| ·收发器版图设计 | 第75-77页 |
| ·后仿结果与分析 | 第77-79页 |
| ·本章小结 | 第79-80页 |
| 第五章 总结与展望 | 第80-82页 |
| ·全文总结 | 第80页 |
| ·工作展望 | 第80-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-86页 |
| 攻硕期间取得的研究成果 | 第86-87页 |
