| 摘要 | 第1-4页 |
| ABSTRACT | 第4-11页 |
| 第一章 绪论 | 第11-16页 |
| ·课题研究背景 | 第11-12页 |
| ·国内外研究现状 | 第12-14页 |
| ·论文结构安排 | 第14-16页 |
| 第二章 IEEE-754 浮点标准 | 第16-21页 |
| ·IEEE-754 浮点表示法 | 第17-18页 |
| ·IEEE-754 特殊值定义 | 第18-19页 |
| ·IEEE-754 异常定义 | 第19-20页 |
| ·IEEE-754 舍入模式定义 | 第20页 |
| ·本章小结 | 第20-21页 |
| 第三章 优化算法介绍及分析 | 第21-31页 |
| ·浮点乘累加器的通用结构 | 第21-22页 |
| ·改进的Booth 编码 | 第22-24页 |
| ·改进的华莱士压缩树（Wallace tree） | 第24-26页 |
| ·溢出预测 | 第26-28页 |
| ·前导零预测（LZA） | 第28-29页 |
| ·零预测（Early zero detection） | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 单双精度可配置浮点乘累加器的设计与实现 | 第31-59页 |
| ·单双精度可配置浮点乘累加器的流水线结构 | 第31-33页 |
| ·尾数通路的设计与实现 | 第33-56页 |
| ·部分积产生单元 | 第33-35页 |
| ·部分积压缩单元 | 第35-37页 |
| ·累加器的设计与实现 | 第37-49页 |
| ·有条件限制的累加循环结果标准化 | 第49-56页 |
| ·指数通路的设计与实现 | 第56-57页 |
| ·异常标志位的产生 | 第57页 |
| ·本章小结 | 第57-59页 |
| 第五章 功能验证及物理设计 | 第59-69页 |
| ·功能验证 | 第59-65页 |
| ·逻辑功能验证 | 第59-60页 |
| ·批量数据验证 | 第60-65页 |
| ·物理设计 | 第65-68页 |
| ·本章小结 | 第68-69页 |
| 第六章 结束语 | 第69-71页 |
| ·主要工作与成果 | 第69-70页 |
| ·主要工作 | 第69-70页 |
| ·工作成果 | 第70页 |
| ·后续研究工作 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 致谢 | 第74-75页 |
| 攻读硕士学位期间已发表或录用的论文 | 第75-78页 |
| 附件 | 第78页 |