| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-14页 |
| ·课题背景 | 第9-10页 |
| ·视频降码率技术概况 | 第10-13页 |
| ·本文的研究内容 | 第13-14页 |
| 第2章 MPEG2 降码率系统的结构框架及其系统层实现方案 | 第14-28页 |
| ·MPEG2 系统层中的关键点概述 | 第15-21页 |
| ·传输流的结构 | 第15-17页 |
| ·节目特定信息 | 第17-18页 |
| ·PES头与PTS/DTS | 第18-19页 |
| ·PCR与解码器中的系统时钟恢复 | 第19-21页 |
| ·基于实时操作系统的MPEG2 降码率系统结构框架 | 第21-24页 |
| ·DSP/BIOS实时操作系统概述 | 第21-22页 |
| ·MPEG2 降码率系统的结构框架 | 第22-24页 |
| ·MPEG2 系统层在降码率系统中的实现方案 | 第24-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 基于DM642 数字信号处理器的优化方法研究 | 第28-39页 |
| ·数字信号处理器概述 | 第28-30页 |
| ·数字信号处理器与通用微处理器的比较 | 第28-30页 |
| ·DM642 多媒体处理器 | 第30-31页 |
| ·使用DM642 进行程序优化的三个方面 | 第31-38页 |
| ·计算方面 | 第31-34页 |
| ·存储方面 | 第34-37页 |
| ·传输方面 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第4章 闭环降码率算法中的码率控制过程及瓶颈部分的优化技术 | 第39-68页 |
| ·闭环降码率算法框架 | 第39-40页 |
| ·闭环降码率算法中码率控制过程 | 第40-42页 |
| ·瓶颈过程的优化技术 | 第42-63页 |
| ·变长系数解码过程的优化 | 第42-47页 |
| ·获取漂移误差过程的优化 | 第47-55页 |
| ·DCT系数重量化过程的优化 | 第55-59页 |
| ·编码DCT系数过程的优化 | 第59-63页 |
| ·码流缓冲区处理 | 第63-66页 |
| ·优化结果 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 结论 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 攻读学位期间发表的学术论文 | 第74-75页 |
| 哈尔滨工业大学硕士学位论文原创性声明 | 第75页 |
| 哈尔滨工业大学硕士学位论文使用授权书 | 第75页 |
| 哈尔滨工业大学硕士学位涉密论文管理 | 第75-76页 |
| 致谢 | 第76页 |
