| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 1 绪论 | 第9-13页 |
| ·问题的提出及研究意义 | 第9页 |
| ·问题的提出 | 第9页 |
| ·研究的意义 | 第9页 |
| ·国内外研究现状 | 第9-11页 |
| ·总线技术的研究现状 | 第9-11页 |
| ·RapidIO 技术的发展 | 第11页 |
| ·本文研究的目的和研究内容 | 第11-13页 |
| ·本文研究的目的 | 第11-12页 |
| ·本文研究的主要内容 | 第12-13页 |
| 2 RapidIO 规范概述 | 第13-21页 |
| ·总体原则 | 第13页 |
| ·规范体系 | 第13-16页 |
| ·逻辑层 | 第13-14页 |
| ·传输层 | 第14-15页 |
| ·物理层 | 第15-16页 |
| ·包与控制符号 | 第16-17页 |
| ·事务格式与类型 | 第17-18页 |
| ·流量控制 | 第18-19页 |
| ·链路级流量控制 | 第18-19页 |
| ·端到端的流量控制 | 第19页 |
| ·电气接口 | 第19-20页 |
| ·维护与错误管理 | 第20页 |
| ·维护 | 第20页 |
| ·系统发现 | 第20页 |
| ·错误覆盖 | 第20页 |
| ·本章小结 | 第20-21页 |
| 3 串行物理层 | 第21-33页 |
| ·包 | 第21-23页 |
| ·控制符号 | 第23-29页 |
| ·PCS 层和PMA 层 | 第29-30页 |
| ·单通道串行物理层上的数据流 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 4 RapidIO 串行物理层设计 | 第33-59页 |
| ·设计环境 | 第33-34页 |
| ·FPGA 介绍 | 第33页 |
| ·硬件描述语言 | 第33-34页 |
| ·在FPGA 中实现RapidIO 互连技术的好处 | 第34-36页 |
| ·电路实现 | 第36-58页 |
| ·数字电路基本模块实现 | 第36-38页 |
| ·系统功能及系统划分 | 第38-39页 |
| ·第一子层设计 | 第39-54页 |
| ·第二子层设计 | 第54-55页 |
| ·第三子层设计 | 第55-58页 |
| ·本章小结 | 第58-59页 |
| 5 性能分析 | 第59-67页 |
| ·时钟频率 | 第59-62页 |
| ·功耗分析 | 第62-63页 |
| ·资源消耗 | 第63-64页 |
| ·与PCI 总线的比较 | 第64-66页 |
| ·本章小结 | 第66-67页 |
| 6 结论与展望 | 第67-68页 |
| ·主要结论 | 第67页 |
| ·后续研究工作的展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 附录 | 第71-73页 |