| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 1 绪论 | 第10-25页 |
| ·研究背景 | 第10-11页 |
| ·国内外研究现况及发展趋势 | 第11-15页 |
| ·相关标准 | 第15-22页 |
| ·本文的主要研究内容及组织结构 | 第22-25页 |
| 2 无线传感器网络节点关键技术分析与系统架构设计 | 第25-41页 |
| ·无线传感器网络节点芯片关键技术分析 | 第25-29页 |
| ·低成本无线传感器网络节点芯片的系统架构 | 第29-31页 |
| ·低功耗，高性能的8051 核设计 | 第31-36页 |
| ·可配置分布式片上内存映射技术 | 第36-40页 |
| ·本章小结 | 第40-41页 |
| 3 低功耗高性能节点SOC 芯片物理层关键技术的实现 | 第41-56页 |
| ·概述 | 第41-43页 |
| ·低功耗高稳定性的电源管理模块设计 | 第43-51页 |
| ·高稳定时钟频率的自校准电路研究与实现 | 第51-55页 |
| ·本章小结 | 第55-56页 |
| 4 MAC 层低功耗软硬协同设计技术 | 第56-90页 |
| ·CSMA/CA 协处理器的软硬协同设计 | 第57-69页 |
| ·低功耗高安全AES 硬件协处理器设计 | 第69-81页 |
| ·无线网络收发数据FSM 设计 | 第81-86页 |
| ·低功耗软件设计技术 | 第86-88页 |
| ·本章小结 | 第88-90页 |
| 5 无线传感器网络节点芯片的低功耗可测性设计 | 第90-107页 |
| ·无线传感器网络节点芯片的可测试性技术 | 第91-101页 |
| ·数字逻辑部分的低功耗扫描电路设计 | 第101-103页 |
| ·嵌入式存储器RAM 的低功耗测试设计 | 第103-104页 |
| ·片上Flash 的低功耗测试设计 | 第104-106页 |
| ·本章小结 | 第106-107页 |
| 6 无线传感器网络节点芯片的软硬协同验证 | 第107-118页 |
| ·软件仿真方案的建立与实现 | 第107-112页 |
| ·FPGA 验证方案的设计 | 第112-114页 |
| ·AES 协处理器的软硬协同验证 | 第114-116页 |
| ·本章小结 | 第116-118页 |
| 7 结论与展望 | 第118-121页 |
| ·总结 | 第118-120页 |
| ·展望 | 第120-121页 |
| 致谢 | 第121-122页 |
| 参考文献 | 第122-131页 |
| 附录Ⅰ攻读学位期间发表论文及专利 | 第131-132页 |