基于cPCI总线的高速数据接收卡设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·课题背景 | 第8页 |
| ·设计基础 | 第8-11页 |
| ·系统结构 | 第9页 |
| ·数据接收卡 | 第9-10页 |
| ·PCI与cPCI总线 | 第10-11页 |
| ·设计特点 | 第11-12页 |
| ·论文结构 | 第12-13页 |
| 第2章 硬件设计方案 | 第13-44页 |
| ·接收卡的设计布局 | 第13-14页 |
| ·PLX PCI9656 | 第14-30页 |
| ·PCI 9656的数传方式 | 第15-22页 |
| ·PCI 9656的Local总线类型 | 第22-25页 |
| ·PCI 9656的配置 | 第25-26页 |
| ·PCI 9656的管脚连接 | 第26-30页 |
| ·MAXII CPLD | 第30-37页 |
| ·MAXII特征及选型 | 第30-32页 |
| ·CPLD逻辑实现 | 第32-35页 |
| ·I/O管脚 | 第35-37页 |
| ·JTAG配置 | 第37页 |
| ·资源利用 | 第37页 |
| ·IDT FIFOs | 第37-41页 |
| ·FIFO特色 | 第38页 |
| ·FIFO工作模式 | 第38-39页 |
| ·FIFO扩展及应用 | 第39-40页 |
| ·FIFO管脚连接 | 第40-41页 |
| ·Ti LVDT386/LVDS390 | 第41-42页 |
| ·时钟源 | 第42-43页 |
| ·TPS75525 | 第43-44页 |
| 第3章 PCB设计事项 | 第44-58页 |
| ·PCB板层设置 | 第44-45页 |
| ·信号时序 | 第45-47页 |
| ·信号完整性 | 第47-58页 |
| ·信号反射 | 第47-54页 |
| ·信号串扰 | 第54-56页 |
| ·电源设计 | 第56-58页 |
| 第4章 调试程序 | 第58-76页 |
| ·开发工具的选择 | 第58-59页 |
| ·WinDriver驱动程序的结构 | 第59页 |
| ·驱动程序流程 | 第59-60页 |
| ·WinDriver模块的开启与关闭 | 第60-61页 |
| ·设备Handle的建立与关闭 | 第61-63页 |
| ·设备的I/O与Memory访问 | 第63-64页 |
| ·访问EEPROM | 第64-66页 |
| ·DMA | 第66-75页 |
| ·DMA缓存的建立与释放 | 第68-69页 |
| ·配置DMA寄存器 | 第69-70页 |
| ·启动DMA传输 | 第70页 |
| ·中断的应用 | 第70-75页 |
| ·复位接收卡 | 第75-76页 |
| 第5章 设备测试 | 第76-79页 |
| ·测试平台 | 第76页 |
| ·测试流程及结果 | 第76-77页 |
| ·问题及设想 | 第77-78页 |
| ·工作建议 | 第78-79页 |
| 第6章 结束语 | 第79-80页 |
| 附录 | 第80-81页 |
| 参考文献 | 第81-82页 |
| 攻读硕士期间发表的论文 | 第82-83页 |
| 致谢 | 第83页 |
